Power Delivery Network Analysis In DRAM Design

افلاطون کے ذریعہ دوبارہ شائع کیا گیا۔

فالونگ: 0

میرا IC ڈیزائن کیریئر 1978 میں DRAM ڈیزائن کے ساتھ شروع ہوا، اس لیے میں نے میموری ڈیزائن کے اس شعبے میں ہونے والی پیش رفت پر نظر رکھی ہے تاکہ راستے میں ڈیزائن کے چیلنجز، پروسیس اپ ڈیٹس اور اختراعات کو نوٹ کیا جا سکے۔ Synopsys کی میزبانی a میموری ٹیکنالوجی سمپوزیم نومبر 2022 میں، اور مجھے SK hynix انجینئرز، Tae-Jun Lee اور Bong-Gil Kang کی پریزنٹیشن دیکھنے کا موقع ملا۔ DRAM چپس حالیہ کی طرح 9.6 گیگا بٹس فی سیکنڈ کی اعلیٰ صلاحیت اور تیز رفتار ڈیٹا ریٹ تک پہنچ گئی ہیں۔ LPDDDR5T 25 جنوری کو اعلان۔ ڈیٹا کی شرحیں پاور ڈیلیوری نیٹ ورک (PDN) کی سالمیت سے محدود ہو سکتی ہیں، پھر بھی PDN کے ساتھ فل چپ DRAM کا تجزیہ کرنے سے نقلی اوقات بہت کم ہو جائیں گے۔

چوٹی میموری بینڈوڈتھ فی x64 چینلز نے کئی نسلوں میں مسلسل ترقی دکھائی ہے:

DDR1، 3.2V سپلائی پر 2.5 GB/s
DDR2، 6.4V سپلائی پر 1.8 GB/s
DDR3، 12.8V سپلائی پر 1.5 GB/s
DDR4، 25.6V سپلائی پر 1.2 GB/s
DDR5، 51.2V سپلائی پر 1.1 GB/s

ان جارحانہ ٹائمنگ اہداف کو پورا کرنے میں ایک بڑا چیلنج DRAM سرنی کے IC لے آؤٹ کے دوران پیدا ہونے والے پرجیوی IR ڈراپ کے مسائل کو کنٹرول کرنا ہے، اور ذیل میں دکھایا گیا ہے IR ڈراپ کا ایک پلاٹ جہاں سرخ رنگ سب سے زیادہ وولٹیج ڈراپ کا علاقہ ہے، جس کے نتیجے میں میموری کی کارکردگی کو سست کرتا ہے۔

IR ڈراپ پلاٹ منٹ — DRAM سرنی کا IR ڈراپ پلاٹ

آئی سی کے لیے نکالے گئے طفیلی مادوں کو SPF فائل فارمیٹ میں محفوظ کیا جاتا ہے، اور PDN کے لیے ان طفیلیوں کو SPICE نیٹ لسٹ میں شامل کرنے سے سرکٹ سمیلیٹر 64X کے عنصر سے سست ہو جاتا ہے، جب کہ PDN کے ذریعے شامل کیے گئے طفیلی RC عناصر کی تعداد صرف سگنل پرجیوی سے 3.7X زیادہ۔

ایس کے ہائنکس میں انہوں نے استعمال کرتے وقت نقلی چلانے کے اوقات کو کم کرنے کے لئے ایک عملی نقطہ نظر کے ساتھ آیا PrimeSim™ Pro تین تکنیکوں کا استعمال کرتے ہوئے PDN سمیت SPF نیٹ لسٹ پر سرکٹ سمیلیٹر:

پاور اور دیگر سگنلز کے درمیان نیٹ لسٹ کی تقسیم
PDN میں RC عناصر کی کمی
نقلی واقعات کی رواداری کو کنٹرول کرنا

پرائم سم پرو کنیکٹیویٹی کی بنیاد پر نیٹ لسٹ کو تقسیم کرنے کے لیے پارٹیشننگ کا استعمال کرتا ہے، اور پہلے سے طے شدہ طور پر PDN اور دیگر سگنلز مل کر بہت بڑی پارٹیشنز بناتے ہیں، جس کے نتیجے میں سمولیشن کا وقت بہت زیادہ سست ہو جاتا ہے۔ ڈیفالٹ سمیلیٹر سیٹنگز کے ساتھ سب سے بڑا پارٹیشن کیسا لگتا ہے یہ ہے:

سب سے بڑی تقسیم منٹ سے پہلے — سب سے بڑا پارٹیشن، ڈیفالٹ سیٹنگز

PrimeSim Pro میں ایک آپشن (primesim_pwrblock) PDN کو دوسرے سگنلز سے الگ کرتے ہوئے، سب سے بڑے پارٹیشن کے سائز کو کم کرنے کے لیے استعمال کیا گیا تھا۔

منٹ کے بعد سب سے بڑا پارٹیشن — سب سے بڑا پارٹیشن، آپشن کا استعمال کرتے ہوئے: primesim_pwrblock

ایس پی ایف فارمیٹ میں نکالے گئے پی ڈی این میں بہت زیادہ آر سی عناصر تھے، جس نے سرکٹ سمولیشن رن ٹائم کو سست کردیا، اس لیے ایک آپشن کہا جاتا ہے۔ primesim_postl_rcred RC نیٹ ورک کو کم کرنے کے لیے استعمال کیا گیا تھا، جبکہ ایک ہی وقت میں درستگی کو محفوظ رکھا گیا تھا۔ RC میں کمی کا اختیار RC عناصر کی تعداد کو 73.9% تک کم کرنے کے قابل تھا۔

سرکٹ سمیلیٹر جیسے PrimSim Pro نیٹ لسٹ پارٹیشنز میں کرنٹ اور وولٹیجز کو حل کرنے کے لیے میٹرکس میتھ کا استعمال کرتے ہیں، اس لیے رن ٹائم کا براہ راست تعلق میٹرکس سائز سے ہوتا ہے اور کتنی بار وولٹیج کی تبدیلی کے لیے دوبارہ گنتی کی ضرورت ہوتی ہے۔ سمیلیٹر آپشن primesim_evtgrid_for_pdn استعمال کیا گیا تھا، اور یہ PDN میں وولٹیج کی چھوٹی تبدیلیاں ہونے پر میٹرکس کو حل کرنے کی ضرورت کی تعداد کو کم کرتا ہے۔ جامنی رنگ میں دکھائے گئے نیچے دیئے گئے چارٹ میں ہر وقت ایک X ہوتا ہے جب PDN میں میٹرکس کو حل کرنا بطور ڈیفالٹ درکار ہوتا ہے، پھر سفید رنگ میں دکھایا جاتا ہے ہر ایک نقطہ پر مثلث ہیں جو میٹرکس حل کرنے کو سمیلیٹر آپشن کے ساتھ استعمال کیا جاتا ہے۔ سفید مثلث ارغوانی X کے مقابلے میں بہت کم ہوتے ہیں، تیز تر نقلی رفتار کو فعال کرتے ہیں۔

پاور ایونٹ کنٹرول منٹ — پاور ایونٹ کنٹرول، آپشن کا استعمال کرتے ہوئے: primesim_evtgrid_for_pdn

رن ٹائمز کو کم کرنے کے لیے استعمال ہونے والا فائنل FineSim Pro سمیلیٹر آپشن تھا۔ primesim_pdn_event_control=a:b، اور یہ a:b کے لیے ایک مثالی پاور سورس کا استعمال کرکے کام کرتا ہے، جس کے نتیجے میں PDN کے لیے میٹرکس کا حساب کم ہوتا ہے۔

FineSim Pro کے تمام آپشنز کو ملا کر سمولیشن رن ٹائم میں بہتری 5.2X سپیڈ اپ تھی۔

خلاصہ

SK hynix کے انجینئر اپنے میموری چپ ڈیزائن میں تجزیہ کے لیے FineSim اور PrimeSim سرکٹ سمیلیٹر دونوں استعمال کر رہے ہیں۔ پرائم سم پرو میں چار آپشنز کا استعمال کرتے ہوئے اسپیڈ میں کافی بہتری فراہم کی ہے تاکہ SPF پیراجیٹکس کے ساتھ فل چپ PDN تجزیہ کی اجازت دی جا سکے۔ میں امید کرتا ہوں کہ Synopsys اپنے سرکٹ سمیلیٹر فیملی میں جدت اور بہتری لانا جاری رکھے گا تاکہ میموری چپ اور دیگر IC ڈیزائن کے انداز کے بڑھتے ہوئے چیلنجوں کا مقابلہ کیا جا سکے۔