Pin Verimli CXL Arayüzüyle Sunucu Tasarımı (Georgia Tech)

Pin Verimli CXL Arayüzüyle Sunucu Tasarımı (Georgia Tech)

Kaynak Düğüm: 2642551

Georgia Tech'teki araştırmacılar tarafından "CXL Merkezli Sunucu İşlemcileri İçin Bir Örnek" başlıklı yeni bir teknik makale yazıldı.

Özet:
“Bellek sistemi, sunucu işlemcileri için önemli bir performans belirleyicisidir. Sürekli artan çekirdek sayıları ve veri kümeleri, bellek sisteminden daha yüksek bant genişliği ve kapasitenin yanı sıra daha düşük gecikme süresi talep ediyor. Artan taleplere ayak uydurmak için, son yirmi yılda belleğe hakim işlemci arabirimi olan DDR, her nesilde daha yüksek bant genişliği sunmuştur. Bununla birlikte, her bir paralel DDR arabirimi, çok sayıda çip üzerinde pin gerektirdiğinden, işlemcinin bellek bant genişliği, kıt bir kaynak olan pin sayısı tarafından nihai olarak kısıtlanır. Sınırlı bant genişliğiyle, genellikle her bellek kanalı için birden çok bellek talebi rekabet eder ve bu da genellikle DRAM'in hizmet süresini gölgede bırakan ve performansı düşüren önemli kuyruk gecikmelerine neden olur.

İşlemciye giden tüm DDR arabirimlerini pin açısından daha verimli CXL arabirimiyle değiştirerek bellek bant genişliği sınırlamalarının üstesinden gelen bir sunucu tasarımı olan CoaXiaL'i sunuyoruz. CXL'in yaygın olarak benimsenmesi ve endüstriyel ivmesi, böyle bir geçişi mümkün kılıyor ve mütevazı bir gecikme ek yüküyle DDR'ye kıyasla pin başına 4 kat daha yüksek bant genişliği sunuyor. Geniş bir iş yükü yelpazesi için CXL'in gecikme priminin, daha yüksek bant genişliği ile fazlasıyla dengelendiğini gösteriyoruz. CoaXiaL, bellek isteklerini daha fazla kanala dağıtırken, kuyruklama gecikmelerini ve dolayısıyla bellek erişim gecikmesinin hem ortalama değerini hem de varyansını büyük ölçüde azaltır. Çeşitli iş yükleri ile yaptığımız değerlendirme, CoaXiaL'in birçok çekirdekli işlem odaklı sunucunun performansını ortalama 1.52 kat ve 3 kata kadar iyileştirdiğini gösteriyor."

Bul teknik kağıt burada. Mayıs 2023.

Yazarlar: Albert Cho, Anish Saxena, Moinuddin Qureshi, Alexandros Daglis. arXiv:2305.05033v1.
https://doi.org/10.48550/arXiv.2305.05033

Zaman Damgası:

Den fazla Yarı Mühendislik