LLM สำหรับการตรวจสอบการออกแบบฮาร์ดแวร์

LLM สำหรับการตรวจสอบการออกแบบฮาร์ดแวร์

ประทับเวลา: 16 ตุลาคม 2023 7:58 น.
โหนดต้นทาง: 2939691

บทความทางเทคนิคเรื่อง "LLM4DV: การใช้แบบจำลองภาษาขนาดใหญ่สำหรับการสร้างสิ่งกระตุ้นการทดสอบฮาร์ดแวร์" ได้รับการตีพิมพ์โดยนักวิจัยจากมหาวิทยาลัยเคมบริดจ์, lowRISC และอิมพีเรียลคอลเลจลอนดอน

นามธรรม:

“การสร้างสิ่งกระตุ้นการทดสอบเป็นงานที่สำคัญแต่ต้องใช้แรงงานมากในการตรวจสอบการออกแบบฮาร์ดแวร์ ในบทความนี้ เราปฏิวัติกระบวนการนี้โดยการควบคุมพลังของโมเดลภาษาขนาดใหญ่ (LLM) และนำเสนอกรอบการทำงานการเปรียบเทียบแบบใหม่ LLM4DV กรอบงานนี้จะแนะนำเทมเพลตพร้อมท์สำหรับการกระตุ้นการทดสอบแบบโต้ตอบจาก LLM พร้อมด้วยการปรับปรุงพร้อมท์ที่เป็นนวัตกรรมใหม่สี่รายการเพื่อรองรับการดำเนินการไปป์ไลน์และปรับปรุงประสิทธิภาพให้ดียิ่งขึ้น เราเปรียบเทียบ LLM4DV กับการทดสอบแบบสุ่มแบบจำกัด (CRT) โดยใช้โมดูลการทดสอบการออกแบบภายใต้การทดสอบ (DUT) ที่ออกแบบเองสามโมดูล การทดลองแสดงให้เห็นว่า LLM4DV เป็นเลิศในการจัดการสถานการณ์ DUT ที่ตรงไปตรงมาได้อย่างมีประสิทธิภาพ โดยใช้ประโยชน์จากความสามารถในการใช้เหตุผลทางคณิตศาสตร์ขั้นพื้นฐานและความรู้ที่ได้รับการฝึกอบรมล่วงหน้า แม้ว่าจะแสดงประสิทธิภาพที่ลดลงในการตั้งค่างานที่ซับซ้อน แต่ก็ยังมีประสิทธิภาพเหนือกว่า CRT ในแง่สัมพัทธ์ กรอบการทำงานที่นำเสนอและโมดูล DUT ที่ใช้ในการทดลองของเราจะเป็นโอเพ่นซอร์สเมื่อมีการเผยแพร่”

หา เอกสารทางเทคนิคที่นี่ จัดพิมพ์เดือนตุลาคม 2023 (พิมพ์ล่วงหน้า)

จาง, ซีซี, เกร็ก แชดวิค, ฮิวโก้ แมคเนลลี, อี้เหริน จ้าว และโรเบิร์ต มัลลินส์ “LLM4DV: การใช้แบบจำลองภาษาขนาดใหญ่สำหรับการสร้างสิ่งกระตุ้นการทดสอบฮาร์ดแวร์” arXiv พิมพ์ล่วงหน้า arXiv:2310.04535 (2023)

การอ่านที่เกี่ยวข้อง
ความท้าทายในการทดสอบเพิ่มขึ้นตามความต้องการสำหรับความน่าเชื่อถือที่เพิ่มขึ้น
แนวทางใหม่ๆ ตั้งแต่ AI ไปจนถึงการวัดและส่งข้อมูลทางไกล ขยายออกไปได้เหนือกว่าผลผลิตทั่วไป
AI, ความซับซ้อนของชิปที่เพิ่มขึ้น, การสร้างต้นแบบที่ซับซ้อน
การอัปเดตอย่างต่อเนื่อง ตัวแปรเพิ่มเติม และความต้องการใหม่ด้านประสิทธิภาพต่อวัตต์กำลังผลักดันการเปลี่ยนแปลงที่ส่วนหน้าของการออกแบบ

ประทับเวลา:

เพิ่มเติมจาก กึ่งวิศวกรรม