ไฮไลท์ของงาน TSMC Technology Symposium 2021 – Silicon Technology

เมื่อเร็วๆ นี้ TSMC ได้จัด Technology Symposium ประจำปี โดยให้ข้อมูลอัปเดตเกี่ยวกับเทคโนโลยีกระบวนการซิลิคอนและแผนงานบรรจุภัณฑ์ บทความนี้จะทบทวนไฮไลท์ของการพัฒนากระบวนการซิลิคอนและแผนการวางจำหน่ายในอนาคต

บทความถัดไปจะอธิบายข้อเสนอบรรจุภัณฑ์และเจาะลึกการพัฒนาเทคโนโลยีและคุณสมบัติเฉพาะสำหรับภาคยานยนต์ เมื่อหลายปีก่อน TSMC ได้กำหนด "แพลตฟอร์ม" สี่แพลตฟอร์มซึ่งจะได้รับการลงทุนด้านการวิจัยและพัฒนาที่ไม่เหมือนใครเพื่อเพิ่มประสิทธิภาพข้อเสนอทางเทคนิคเฉพาะ ได้แก่ การประมวลผลประสิทธิภาพสูง (HPC); มือถือ; การประมวลผล Edge/IoT (พลังงานต่ำมาก/การรั่วไหล); และยานยนต์ การมุ่งเน้นที่การพัฒนากระบวนการสำหรับตลาดยานยนต์เป็นหัวข้อที่แพร่หลายในการประชุม Symposium และจะกล่าวถึงในบทความแยกต่างหาก

แพลตฟอร์มเหล่านี้ยังคงเป็นรากฐานของแผนงานของ TSMC อย่างไรก็ตาม กลุ่มอุปกรณ์เคลื่อนที่มีการพัฒนาไปไกลกว่าสมาร์ทโฟน (4G) เพื่อรวมชุดแอปพลิเคชันที่กว้างขึ้น การเกิดขึ้นของ “การเปลี่ยนแปลงข้อมูลดิจิทัล” ได้นำไปสู่ความต้องการตัวเลือกการสื่อสารไร้สายที่เพิ่มขึ้นระหว่างอุปกรณ์ Edge และทรัพยากรคลาวด์/ศูนย์ข้อมูล เช่น เครือข่าย WiFi6/6E, 5G/6G (อุตสาหกรรมและมหานคร) ด้วยเหตุนี้ TSMC จึงเน้นการลงทุนในการพัฒนาเทคโนโลยีกระบวนการ RF เพื่อรองรับส่วนที่ขยายตัวนี้

General

ต่อไปนี้เป็นไฮไลท์ทั่วไปบางส่วนจากการประชุม Symposium ตามด้วยการประกาศเกี่ยวกับเทคโนโลยีกระบวนการเฉพาะ

• ความกว้างของการถวาย

ในปี 2020 TSMC ได้ขยายการสนับสนุนเพื่อรวมเทคโนโลยีกระบวนการที่แตกต่างกัน 281 รายการ โดยจัดส่งผลิตภัณฑ์ 11,617 รายการให้กับลูกค้า 510 ราย เช่นเดียวกับในปีที่แล้ว TSMC ระบุอย่างภาคภูมิใจว่า “เราไม่เคยปิดโรงงานเลย”

กำลังการผลิตปัจจุบันในปี 2020 มีมากกว่า 12M (เทียบเท่า 12 นิ้ว) เวเฟอร์ โดยมีการลงทุนขยายสำหรับทั้งโหนดกระบวนการขั้นสูง (ดิจิทัล) และโหนดกระบวนการพิเศษ

• การลงทุนด้านอุปกรณ์ทุน

TSMC วางแผนที่จะลงทุนรวม 100 แสนล้านดอลลาร์สหรัฐในช่วงสามปีข้างหน้า ซึ่งรวมถึงรายจ่ายฝ่ายทุน 30 หมื่นล้านดอลลาร์สหรัฐในปีนี้ เพื่อรองรับความต้องการของลูกค้าทั่วโลก

รายรับทั่วโลกในปี 2020 ของ TSMC อยู่ที่ 47.78 พันล้านดอลลาร์ - ความมุ่งมั่นประจำปีที่ 30 พันล้านดอลลาร์ในการขยายการผลิตย่อมบ่งบอกถึงความคาดหวังถึงการเติบโตของตลาดเซมิคอนดักเตอร์ที่มีนัยสำคัญและขยายออกไป โดยเฉพาะสำหรับตระกูลกระบวนการผลิต 7 นาโนเมตรและ 5 นาโนเมตร ตัวอย่างเช่น การผลิตเทปออกใหม่ (NTO) สำหรับตระกูล 7 นาโนเมตรจะเพิ่มขึ้น 60% ในปี 2021

TSMC ได้เริ่มการก่อสร้างโรงงานผลิตของสหรัฐอเมริกาในเมืองฟีนิกซ์ รัฐแอริโซนา โดยการผลิตจำนวนมากของกระบวนการ N5 จะเริ่มในปี 2024 (~20 เวเฟอร์ต่อเดือน)

• ความคิดริเริ่มด้านสิ่งแวดล้อม

Fabs ต้องการผู้ใช้ไฟฟ้า น้ำ และสารเคมี (ที่ทำปฏิกิริยา) TSMC มุ่งเน้นไปที่การเปลี่ยนไปใช้แหล่งพลังงานหมุนเวียน 100% ภายในปี 2050 (25% ภายในปี 2030) นอกจากนี้ TSMC กำลังลงทุนในระบบการรีไซเคิลและการทำให้บริสุทธิ์แบบ "ของเสียเป็นศูนย์" เพื่อคืนสารเคมีที่ใช้แล้วให้มีคุณภาพ "เกรดอิเล็กทรอนิกส์"

ข้อสังเกตประการหนึ่ง… อุตสาหกรรมของเรามีชื่อเสียงว่าเป็นวัฏจักร โดยมีการขึ้นและลงของเศรษฐกิจที่ขยายวงกว้างขึ้น ข้อความที่ชัดเจนจาก TSMC ที่การประชุม Symposium ก็คือ การเร่งการนำเซมิคอนดักเตอร์มาใช้ในทุกแพลตฟอร์ม ตั้งแต่ศูนย์คอมพิวเตอร์ที่มีข้อมูลเข้มข้น การสื่อสารไร้สาย/เคลื่อนที่ จนถึงระบบยานยนต์ ไปจนถึงอุปกรณ์ที่ใช้พลังงานต่ำ จะดำเนินต่อไปในอนาคตอันใกล้

แผนงานเทคโนโลยีกระบวนการ

• N7/N7+/N6/N5/N4/N3

รูปภาพด้านล่างสรุปแผนงานด้านเทคโนโลยีขั้นสูง

N7+ แสดงถึงการแนะนำการพิมพ์หิน EUV ให้กับกระบวนการพื้นฐาน N7 N5 มีการผลิตจำนวนมากมาตั้งแต่ปี 2020

N3 จะยังคงเป็นเทคโนโลยีที่ใช้ FinFET โดยเริ่มการผลิตในปริมาณมากในช่วงครึ่งหลังของปี 2 เมื่อเปรียบเทียบกับ N2022 แล้ว N5 จะให้:

• ประสิทธิภาพ +10-15% (กำลังไอโซ)
• กำลัง -25-30% (ประสิทธิภาพ ISO)
• +70% ความหนาแน่นของตรรกะ
• +20% ความหนาแน่น SRAM
• +10% ความหนาแน่นแบบอะนาล็อก

โดยทั่วไปแล้ว TSMC Foundation IP จะนำเสนอไลบรารีเซลล์มาตรฐานสองแห่ง (ที่มีความสูงของแทร็กที่แตกต่างกัน) เพื่อจัดการกับประสิทธิภาพที่เป็นเอกลักษณ์และความหนาแน่นของตรรกะของ HPC และเซ็กเมนต์อุปกรณ์เคลื่อนที่ สำหรับ N3 ความจำเป็นในการ "ครอบคลุมทั้งหมด" ของช่วงประสิทธิภาพ/กำลัง (และโดเมนแรงดันไฟฟ้าของแหล่งจ่ายไฟ) ได้นำไปสู่การแนะนำไลบรารีเซลล์มาตรฐานที่สาม ดังภาพด้านล่าง

การเปิดใช้งานการออกแบบสำหรับ N3 กำลังคืบหน้าไปสู่สถานะ v1.0 PDK ในไตรมาสหน้า โดยมีชุด IP ที่หลากหลายที่ผ่านการรับรองภายในไตรมาส 2/3/2022

N4 เป็นการ "ผลักดัน" ที่ไม่เหมือนใครให้กับกระบวนการผลิต N5 ที่มีอยู่ การหดตัวด้วยแสงมีจำหน่ายโดยตรง ซึ่งเข้ากันได้กับการออกแบบ N5 ที่มีอยู่ นอกจากนี้ สำหรับการออกแบบใหม่ (หรือการออกแบบที่มีอยู่ซึ่งสนใจดำเนินการใช้งานจริงอีกครั้ง) มีการปรับปรุงบางอย่างที่พร้อมใช้งานสำหรับกฎการออกแบบ N5 ปัจจุบันและการอัปเดตไลบรารีเซลล์มาตรฐาน

ในทำนองเดียวกัน N6 เป็นการอัพเดตตระกูล 7nm โดยมีการนำ EUV lithography มาใช้เพิ่มมากขึ้น (มากกว่า N7+) TSMC ระบุว่า “N7 ยังคงเป็นข้อเสนอหลักสำหรับการออกแบบตัวเร่งความเร็วมือถือ 5G และ AI ที่เพิ่มขึ้นในปี 2021”

• N7HPC และ N5HPC

ข้อบ่งชี้ถึงข้อกำหนดด้านประสิทธิภาพที่ต้องการของแพลตฟอร์ม HPC คือความสนใจของลูกค้าในการใช้แรงดันไฟฟ้าของแหล่งจ่ายไฟ "โอเวอร์ไดรฟ์" ซึ่งสูงกว่าขีดจำกัด VDD ของกระบวนการที่ระบุ TSMC จะนำเสนอรูปแบบกระบวนการ “N7HPC” (4Q21) และ “N5HPC” (2Q22) ที่ไม่เหมือนใคร ซึ่งรองรับโอเวอร์ไดรฟ์ ดังภาพประกอบด้านล่าง

จะมีการเปิดตัวการออกแบบ SRAM IP ที่สอดคล้องกันสำหรับเทคโนโลยี HPC เหล่านี้ ตามที่คาดไว้ นักออกแบบที่สนใจตัวเลือกประสิทธิภาพ (การปรับปรุงเปอร์เซ็นต์หลักเดียว) จะต้องจัดการกับการรั่วไหลของไฟฟ้าสถิตที่เพิ่มขึ้น ปัจจัยการเร่งความน่าเชื่อถือของ BEOL และกลไกความล้มเหลวของอุปกรณ์ที่เสื่อมสภาพ การลงทุนของ TSMC ในการพัฒนาและคุณสมบัติของกระบวนการที่ได้รับการปรับให้เหมาะสมที่สุดสำหรับแต่ละแพลตฟอร์มนั้นเป็นสิ่งที่น่าสังเกต (ตัวแปรกระบวนการเฉพาะ HPC ล่าสุดอยู่ที่โหนด 28 นาโนเมตร)

• เทคโนโลยี RF

ความต้องการของตลาดสำหรับการสื่อสารไร้สาย WiFi6/6E และ 5G (ต่ำกว่า 6GHz และ mmWave) ทำให้ TSMC ให้ความสำคัญกับการปรับปรุงกระบวนการให้เหมาะสมสำหรับอุปกรณ์ RF มากขึ้น สวิตช์ RF ยังเป็นพื้นที่ใช้งานที่สำคัญอีกด้วย โปรโตคอลการสื่อสารไร้สายพลังงานต่ำ เช่น บลูทูธ (ที่มีฟังก์ชันการรวมระบบดิจิทัลที่สำคัญ) ก็มีความสำคัญเช่นกัน ระบบถ่ายภาพเรดาร์ยานยนต์จะพบกับความต้องการที่เพิ่มขึ้นอย่างไม่ต้องสงสัย แอปพลิเคชัน mmWave สรุปได้ในรูปด้านล่าง

พารามิเตอร์หลักสองตัวที่โดยทั่วไปใช้เพื่ออธิบายประสิทธิภาพของเทคโนโลยี RF คือ:

• อุปกรณ์ Ft (“ความถี่ตัด”) โดยที่กระแสขยาย = 1 แปรผกผันกับความยาวช่องสัญญาณของอุปกรณ์ L
• อุปกรณ์ Fmax (“ความถี่การสั่นสูงสุด”) โดยที่พลังงานที่ได้รับ = 1 เป็นสัดส่วนกับรากที่สองของ Ft แปรผกผันกับรากที่สองของ Cgd และ Rg

แผนงานเทคโนโลยี TSMC RF แสดงอยู่ด้านล่าง โดยแบ่งออกเป็นกลุ่มการใช้งานต่างๆ

กระบวนการ N6RF ได้รับการเน้นย้ำในการประชุม Symposium โดยการเปรียบเทียบประสิทธิภาพของอุปกรณ์กับ N16FFC-RF แสดงไว้ด้านล่าง

นอกจากนี้ กระบวนการ N28HPC+RF และ N16FFC-RC ยังได้รับการปรับปรุงอีกด้วย ตัวอย่างเช่น การปรับปรุงความต้านทานประตูปรสิต Rg ได้รับการเน้นไว้ สำหรับการใช้งานเครื่องขยายสัญญาณรบกวนต่ำ (LNA) TSMC กำลังพัฒนาข้อเสนอ SOI ที่ 130 นาโนเมตรและ 40 นาโนเมตร

• เทคโนโลยี ULP/ULL

แอปพลิเคชั่น IoT และอุปกรณ์ Edge คาดว่าจะแพร่หลายมากขึ้น โดยต้องการการประมวลผลที่เพิ่มขึ้นโดยมีการกระจายพลังงานที่ต่ำมาก (ULP) รวมกับการกระจายพลังงานคงที่ที่มีการรั่วไหลต่ำเป็นพิเศษ (ULL) เพื่ออายุการใช้งานแบตเตอรี่ที่ดีขึ้น

TSMC ได้จัดเตรียมกระบวนการ ULP ที่แตกต่างกัน เช่น ฟังก์ชันการทำงานสำหรับ IP ที่แรงดันไฟฟ้า VDD ต่ำมาก TSMC ยังได้เปิดใช้งานโซลูชัน ULL ด้วยอุปกรณ์/IP ที่ใช้แรงดันไฟฟ้าตามเกณฑ์ที่ได้รับการปรับปรุง

ภาพรวมของแพลตฟอร์ม IoT (ULP/ULL) และแผนงานกระบวนการมีดังต่อไปนี้

โหนดกระบวนการ N12e ได้รับการเน้นย้ำโดย TSMC ซึ่งผสานรวมเทคโนโลยีหน่วยความจำแบบไม่ลบเลือนแบบฝัง (MRAM หรือ RRAM) เข้ากับการทำงานของเซลล์มาตรฐานจนถึง 0.55V (โดยใช้อุปกรณ์ SVT เซลล์ Vt ต่ำจะทำให้ VDD ต่ำลงและพลังงานที่ใช้งานอยู่ที่การรั่วไหลที่สูงขึ้น) . มีการมุ่งเน้นที่เปรียบเทียบกันเพื่อลด Vmin และกระแสไฟรั่วขณะสแตนด์บายของ N12e SRAM IP เช่นกัน

สรุป

ที่งาน Symposium TSMC ได้เปิดตัวการพัฒนากระบวนการใหม่หลายประการ พร้อมการเพิ่มประสิทธิภาพเฉพาะสำหรับ HPC, IoT และแพลตฟอร์มยานยนต์ การปรับปรุงเทคโนโลยี RF ยังมุ่งเน้นในการสนับสนุนการนำมาตรฐานการสื่อสารไร้สายใหม่มาใช้อย่างรวดเร็ว และแน่นอนว่า ถึงแม้จะไม่ได้รับการเน้นมากนักที่ Symposium แต่ก็มีแผนการดำเนินการที่ชัดเจนสำหรับโหนดกระบวนการหลักขั้นสูง - N7+, N5 และ N3 - พร้อมการปรับปรุงกระบวนการอย่างต่อเนื่องเพิ่มเติมดังที่สะท้อนให้เห็นในการเปิดตัวระดับกลาง โหนด N6 และ N4

สำหรับข้อมูลเพิ่มเติมเกี่ยวกับแผนงานเทคโนโลยีดิจิทัลของ TSMC โปรดติดตามนี้ ลิงค์.

-ชิปกาย

แชร์โพสต์นี้ผ่าน: ที่มา: https://semiwiki.com/semiconductor-manufacturers/tsmc/299944-highlights-of-the-tsmc-technology-symposium-2021-silicon-technology/