แพลตฟอร์มการออกแบบร่วม Edge HW-SW ที่ผสานรวม RISC-V และ HW Accelerators

บทความทางเทคนิคใหม่ที่มีชื่อว่า “EigenEdge: Real-Time Software Execution at the Edge with RISC-V and Hardware Accelerators” เผยแพร่โดยนักวิจัยจากมหาวิทยาลัยโคลัมเบีย

“เราแนะนำแนวทางการออกแบบร่วมของฮาร์ดแวร์/ซอฟต์แวร์ที่รวมแอปพลิเคชันซอฟต์แวร์ที่ออกแบบด้วย Eigen ซึ่งเป็นไลบรารี C++ แบบโอเพ่นซอร์สอันทรงพลังที่แยกเวิร์กโหลดพีชคณิตเชิงเส้น และการดำเนินการตามเวลาจริงบนสถาปัตยกรรม System-on-Chip (SoC) ที่ต่างกัน เราใช้ ESP ซึ่งเป็นแพลตฟอร์มการออกแบบ SoC แบบโอเพ่นซอร์สที่ช่วยให้เราสามารถรวมโปรเซสเซอร์ CVA6 RISC-V และตัวเร่งฮาร์ดแวร์แบบกำหนดเองได้” เอกสารระบุ

หา เอกสารทางเทคนิคที่นี่. เผยแพร่เมื่อ พฤษภาคม 2023

Kuan-Lin Chiu, Guy Eichler, Biruk Seyoum และ Luca Carloni พ.ศ. 2023 EigenEdge: การดำเนินการซอฟต์แวร์ตามเวลาจริงที่ Edge ด้วย RISC-V และตัวเร่งฮาร์ดแวร์ ในรายงานการประชุม Cyber-Physical Systems and Internet of Things Week 2023 (CPS-IoT Week '23) Association for Computing Machinery, New York, NY, USA, 209–214 https://doi.org/10.1145/3576914.3587510

• เนื้อหาที่ขับเคลื่อนด้วย SEO และการเผยแพร่ประชาสัมพันธ์ รับการขยายวันนี้
• เพลโตไอสตรีม. ข้อมูลอัจฉริยะ Web3 ขยายความรู้ เข้าถึงได้ที่นี่.
• การสร้างอนาคตโดย Adryenn Ashley เข้าถึงได้ที่นี่.
• ซื้อและขายหุ้นในบริษัท PRE-IPO ด้วย PREIPO® เข้าถึงได้ที่นี่.
• ที่มา: https://semiengineering.com/edge-hw-sw-co-design-platform-integrating-risc-v-and-hw-accelerators/