Utveckla ReRAM som nästa generations On-Chip-minne för maskininlärning, bildbehandling och andra avancerade CPU-applikationer

I modern CPU-enhetsdrift orsakas 80 % till 90 % av energiförbrukningen och tidsfördröjningar av rörelsen av data mellan CPU:n och off-chip-minnet. För att lindra denna prestandaoro lägger designers till ytterligare on-chip-minne till sina processorer. Traditionellt har SRAM varit den mest använda on-chip CPU-minnestypen. Tyvärr är SRAM för närvarande begränsad till en storlek på hundratals megabyte. Denna minnesbegränsning på chipet kan vara otillräcklig för ledande tillämpningar.

Framtida CPU-tillämpningar, såsom programmering av AI Language Model och bildbehandling för 8K UHD-video, kommer att kräva I/O-minnesåtkomstbandbredd inom intervallet 10 terabyte/sek. För att uppfylla dessa bandbreddskrav måste CPU-minnet på chip vara större än 1 terabyte. Ett SRAM-alternativ kan behövas för att möta dessa framtida minneskrav på chippet. En möjlig lösning på detta problem skulle vara att använda Resistive Random Access Memory (ReRAM). [1,2,3]

En ReRAM-enhet är en icke-flyktig minnescell som innehåller memristormaterial. Dessa material fungerar som en dielektrisk isolator. När en tillräckligt hög spänning appliceras bildas en ledningsbana. Typiska minnesmaterial som används som memristorer inkluderar HfO₂,Ta₂O₅och TiO₂. [4] Minnescellens resistiva tillstånd kan avläsas med hjälp av elektroniska kretsar för att avgöra om minnescellen är programmerad eller raderad, vilket identifierar minnesbitens tillstånd. ReRAM-minnesceller kan staplas vertikalt, som 3D-NAND-arkitektur, för att öka lagringstätheten.

I den här artikeln, SEMulator3D virtuell tillverkning kommer att användas för process pathfinding och visualisering av potentiella 3D ReRAM-arkitekturer. Vi kommer att uppskatta cellresistans som en funktion av minnescellens form, tillsammans med Id-Vg-prestandan för den inbäddade kanaltransistorn i en ReRAM-enhet.

En 3D ReRAM-modell visas i figur 1. Enheten har 64 lager av ordlinjer (WL) med pelare placerade i en hexagonalt åtskild array. Ordlinjerna är utformade med alternerande lager av metalliska ledare och oxiddielektrikum. Pelarna etsas genom WL och sedan avsätts ett tunt lager av minnesmaterial på pelarnas sidoväggar. Minnesmaterialet tas bort från botten och toppen av pelarna, vilket bara lämnar materialet kvar på pelarnas sidoväggar. Pelarna fylls sedan med eldfast metall och volfram.

Under arrayskikten finns kontakter och metall sammankopplade med source, drain och grindar för gate-all-around fälteffekttransistorer (GAA FET). Transistordrain ansluter till minnesuppsättningens pelare och kombineras med WL-kretsen för att tillhandahålla funktion till varje minnescell.

Minnescellen består av två metallelektroder: den metalliska ledarordlinjen och en eldfast metallelektrod (figur 2). Under virtuell processimulering av denna enhet kommer vi att använda processvariabler för att ställa in och återställa memristorn. En avsiktligt applicerad spänning kommer att skapa mikroskopiska ledande banor som kallas ledande filament. När elektriska signaler med olika polariteter appliceras, rör sig de laddade jonerna inuti memristorn för att bilda (ställa in) eller lösa upp (återställa) det ledande glödtråden.

Det ledande filamentresistansen varierar vid olika programspänningar. Det låga resistanstillståndet är inom intervallet 10k ohm (inställt) och det höga resistanstillståndet är inom intervallet 1M ohm (återställning). [5] Vi utvecklade en virtuell modell för att demonstrera omkopplingsresistanserna hos en 3D ReRAM-enhet, med resultat som visas i figur 3. Det höga resistiva tillståndet hos memristorn är ungefär 100 gånger högre resistans än det lågresistiva tillståndet.

En virtuell design av experiment (DOE) utfördes sedan för att bättre förstå korrelationen mellan minnescellens resistansförhållande och storleken och formen på minnescellen. Variablerna för experimentet var pelar-CD, WL-tjocklek och memristortjocklek. Analys av DOE-resultaten indikerar att pelarens CD och tjockleken på memristorn drev det mest signifikanta svaret. Figur 4 visar en konturplot av minnescellens resistansförhållande kontra dessa två variabler. Det var en 3X förändring i minnescellresistansen för höga värden på pelarradie och memristortjocklek. Skillnaderna i minnescellens form över det studerade området kommer inte att påverka förmågan att läsa minnestillstånden hos memristorn men kan påverka förmågan att urskilja programtillstånd i en enhet med flera bitar per cell.

Memristorn kan programmeras med en ström < 0.10 uA och en spänning < 0.5V. Dessa spännings- och ströminställningar gör att memristorer (ReRAM-minne) enkelt kan integreras som on-chip-minne i avancerade logiska enheter. SEMulator3D-enhetssimulering har tidigare visat att en GAA FET under-array transistor bör kunna driva spänningen och strömmen som krävs av inställnings- och återställningstillstånden för en memristorminnescell. [6]

Två stora problem med moderna CPU-enheter är energiförbrukning och fördröjningstid som orsakas av datarörelse mellan CPU:n och off-chip-minnet. Att öka storleken på minnet på chipet kan lösa dessa problem. I denna studie har vi använt SEMulator3D för att undersöka integrationen av ett SRAM-alternativ (ReRAM) för CPU för on-chip-minne. Vi använde en virtuell modell för att bättre förstå processsteg och potentiella layoutproblem för enskilda memristorceller. Vi utförde också studier för att undersöka inställnings- och återställningstillstånden för memristorn och effekten av enhetens dimensioner (minnescellsform och storlek) på ordlinjemotstånd. Vi betonade att ReRAM inbyggt minne kan integreras med avancerad logik, genom att använda en elektrisk utgång för GAA pFET transistor för att ställa in och återställa memristorcellerna. Dessa resultat bekräftar att Resistive Random Access Memory (ReRAM) är ett lovande alternativ till inbyggt SRAM-minne för framtida logikapplikationer med hög bandbredd.

Referensprojekt

1. Lanza, Mario (2014). "En recension om resistiv växling i högk-dielektrik: en synvinkel i nanoskala med hjälp av ledande atomkraftsmikroskop". Material, vol. 7, nummer 3, s. 2155-2182, doi:10.3390/ma7032155.
2. N. Sedghi, et al, "The role of nitrogen doping in ALD Ta2O5 and its influence on multilevel cell switching in RRAM", mars 2017, Applied Physics Letters, DOI:10.1063/1.4978033
3. Y. Bai, Et Al, "Study of Multi-level Characteristics for 3D Vertical Resistive Switching Memory" Scientific Reports volym 4, Artikelnummer: 5780 (2014)
4. Chen, YC, Sarkar, S., Gibbs, JG, Huang, Y., Lee, JC, Lin, CC, & Lin, CH (2022). "Nano Helical-Shaped Dual-Functional Resistive Memory for Low Power Crossbar Array Application", ACS Applied Engineering Materials, 1(1), 252-257.
5. Y. Wu, et al, "Nanometer-Scale HfOx RRAM", IEEE Electron Device Letters, volym: 34, nummer: 8, augusti 2013), doi:10.1109/LED.2013.2265404
6. V. Sreenivasulu, et al, "Circuit Analysis and Optimization of GAA Nanowire FET Towards Low Power and High Switching", 11 november 2021, Computer Science, doi:10.1007/s12633-022-01777-6.