Synopsys širi pogodbo s Samsung Foundry za povečanje odtisa IP - Semiwiki

Ponovno objavil Platon

Spremljevalci: 0

Silikonska rezina Synopsys Samsung

Mnoga verodostojna podjetja za analizo trga napovedujejo, da bo trg polprevodnikov v naslednjih šestih letih dosegel mejo bilijona dolarjev. Samo primerjajte to z več kot šestimi desetletji, ki so trajala, da je trg presegel mejo 500 milijard dolarjev. Predvidena stopnja rasti je res neverjetna in jo poganjajo hitro rastoči tržni segmenti, kot so visoko zmogljivo računalništvo (HPC), mobilne naprave, odjemalsko računalništvo in avtomobilska elektronika. Računalniško povpraševanje po sistemih prav tako narašča vsakih nekaj let z neverjetno hitrostjo. Izjemna rast sistemov, ki jih poganja umetna inteligenca (AI), in napredek v modelih globokega učenja nevronskih mrež sta zagotovo prispevala k temu in nas potegnila v »dobo SysMoore«. In multi-die sistemi postajajo bistveni za reševanje sistemskih zahtev SysMoore Era.

Glede na zgornje trende bo silicijev IP igral še pomembnejšo vlogo pri prihodnji rasti trga polprevodnikov. Včerajšnji standardni IP ne bo zmanjšal, ko gre za posebne zahteve PPA različnih aplikacij. Gre za diferenciran IP za posebne aplikacije in procese. V dobi SysMoore bi morala razvojna strategija IP temeljiti ne le na pričakovanju naslednjega vozlišča, temveč tudi na vertikalnih tržnih zahtevah, vodoravno (različice procesa) in nazaj, saj sistemi z več matricami omogočajo optimizacijo procesnih tehnologij.

Prejšnji teden Synopsys je napovedal razširjeno pogodbo s Samsung Foundry za razvoj širokega portfelja intelektualne lastnine za zmanjšanje tveganja oblikovanja in pospešitev uspeha silicija za avtomobilske, mobilne trge in trge HPC ter zasnove z več matricami. Imel sem priložnost poklepetati z Johnom Koeterjem, višjim podpredsednikom produktnega upravljanja in strategije za IP pri Synopsys. Moja razprava je bila osredotočena na razumevanje tega, kako je ta sporazum drugačen, in pomembno vlogo, ki so jo imeli podprti tržni segmenti in trend sistemov z več matricami pri doseganju razširjenega sporazuma. Sledi sinteza moje razprave s poudarkom na bistvenih točkah.

Proaktivno sodelovanje z upoštevanjem potreb vertikalnega trga

Synopsys in Samsung Foundry imata dolgo zgodovino sodelovanja, ko gre za razvoj IP. Splošno gledano je razvoj intelektualne lastnine v preteklosti vodilo specifično medsebojno povpraševanje strank. Glede na skrajšano povpraševanje po času do trga SysMoore Era si stranke ne morejo privoščiti čakanja na dolge razvojne cikle po specifičnih zahtevah IP. Razvoj intelektualne lastnine se mora začeti proaktivno na podlagi predvidevanja prihodnjega vertikalnega trga. In to počneta Synopsys in Samsung Foundry v skladu s tem razširjenim sporazumom. Analizirali bodo tržne segmente in razvili potreben IP za celostno obravnavanje vertikalnih tržnih potreb. Na primer, skupaj bodo razmislili o tem, kako bo izgledal ADAS čip naslednje generacije ali MCU naslednje generacije ali mobilni čip naslednje generacije, in proaktivno razvili IP za reševanje teh potreb. IP bo optimiziran tudi glede na potrebe končne aplikacije. Na primer, PCIe IP za trg HPC bo optimiziran za minimalno možno zakasnitev, medtem ko bo PCIe IP za avtomobilski trg optimiziran za zanesljivost v širšem temperaturnem območju.

Konkretno za avtomobilski trg bo Synopsys optimiziral IP za Samsungova avtomobilska procesna vozlišča 8LPU, SF5A in SF4A, da bodo izpolnili stroge zahteve glede temperature 1. ali 2. stopnje in zanesljivosti AEC-Q100. Samodejni IP za ADAS SoC bo vključeval poročila o načinu načrtovanja napak in analizi učinkov (DFMEA), ki lahko prihranijo mesece truda pri razvoju avtomobilskih aplikacij SoC.

Predvidevanje sistemskih zahtev z več vložki

Ko se implementacije monolitnih čipov umaknejo implementacijam sistemov z več čipi, ne gre več le za naslednje napredno procesno vozlišče. Sistem z več matricami bi lahko imel različne matrice v različnih procesnih vozliščih in še vedno zagotavljal zahteve glede zmogljivosti in moči po nižji ceni v primerjavi z monolitno izvedbo. To odpira priložnost za razmislek o ustvarjanju naprednega IP-ja (recimo PCIe Gen6) za starejša procesna vozlišča za podporo I/O chipletov sistema z več die. Synopsys in Samsung proaktivno razmišljata o takšnih priložnostih in bosta razvila portfelj naprednega IP-ja na številnih procesnih vozliščih ter sodelovala pri razvoju hitrega IP-ja UCIe za komunikacijo čip-čip.

Razširitev sporazuma, ki vodi do povečanja IP odtisa

Kot rezultat zgoraj opredeljenih strategij sodelovanja IP se bo razpoložljivost IP za procese Samsung Foundry znatno povečala. Za stranke je to pomemben vzpon v smislu dostopa do IP v dobi po covidu, ko so jasne dobavne verige visoko na njihovem seznamu zahtev. S to pogodbo Synopsys IP, ki je na voljo ali je v razvoju za procese Samsung, vključuje logične knjižnice, vdelane pomnilnike, TCAM, GPIO, eUSB2, USB 2.0/3.0/3.1/4.0, USB-C/DisplayPort, PCI Express 3.0/4.0/5.0/6.0 , 112G Ethernet, Multi-Protocol 16G/32G PHYs, UCIe, HDMI 2.1, LPDDR5X/5/4X/4, DDR5/4/3, SD3.0/eMMC 5.1, MIPI C/D PHY in MIPI M-PHY G4 /G5.

Certificirani tokovi oblikovanja podjetja Synopsys pospešujejo čas do uspeha Silicija

Širok portfelj intelektualne lastnine enega samega prodajalca ima več prednosti, tako v poslovnem kot inženirskem smislu. Z inženirskega vidika bodo na primer neusklajenosti električnega omrežja ali lokacije nožic pri integraciji različnih blokov IP manj verjetne. Synopsys prav tako zelo tesno sodeluje s Samsungom na strani EDA pri razvoju in certificiranju različnih referenčnih tokov, ki naj bi pomagali pospešiti čas do uspeha silicija.

Če želite prebrati celotno sporočilo za javnost, kliknite tukaj. Za več informacij se obrnite na Synopsys.