Design de servidor com interface CXL com eficiência de pinos (Georgia Tech)

Um novo documento técnico intitulado “Um caso para processadores de servidor CXL-Centric” foi escrito por pesquisadores da Georgia Tech.

Abstrato:
“O sistema de memória é um importante determinante de desempenho para processadores de servidor. Números de núcleos e conjuntos de dados cada vez maiores exigem maior largura de banda e capacidade, bem como menor latência do sistema de memória. Para acompanhar as demandas crescentes, o DDR – a interface dominante do processador para a memória nas últimas duas décadas – oferece maior largura de banda a cada geração. No entanto, como cada interface DDR paralela requer um grande número de pinos no chip, a largura de banda da memória do processador é limitada por sua contagem de pinos, que é um recurso escasso. Com largura de banda limitada, várias solicitações de memória geralmente competem por cada canal de memória, resultando em atrasos significativos nas filas que muitas vezes ofuscam o tempo de serviço da DRAM e degradam o desempenho.

Apresentamos o CoaXiaL, um projeto de servidor que supera as limitações de largura de banda da memória substituindo todas as interfaces DDR para o processador pela interface CXL com pinos mais eficientes. A adoção generalizada e o momento industrial do CXL tornam essa transição possível, oferecendo largura de banda 4 vezes maior por pino em comparação com DDR com uma sobrecarga de latência modesta. Demonstramos que, para uma ampla gama de cargas de trabalho, a latência premium do CXL é mais do que compensada por sua maior largura de banda. Como o CoaXiaL distribui as solicitações de memória em mais canais, ele reduz drasticamente os atrasos nas filas e, portanto, o valor médio e a variação da latência de acesso à memória. Nossa avaliação com uma variedade de cargas de trabalho mostra que o CoaXiaL melhora o desempenho de servidores orientados a taxa de transferência de muitos núcleos em 1.52× em média e em até 3×.”

Encontre o papel técnico aqui. Pode 2023.

Autores: Albert Cho, Anish Saxena, Moinuddin Qureshi, Alexandros Daglis. arXiv:2305.05033v1.
https://doi.org/10.48550/arXiv.2305.05033

• Conteúdo com tecnologia de SEO e distribuição de relações públicas. Seja amplificado hoje.
• PlatoAiStream. Inteligência de Dados Web3. Conhecimento Amplificado. Acesse aqui.
• Cunhando o Futuro com Adryenn Ashley. Acesse aqui.
• Compre e venda ações em empresas PRE-IPO com PREIPO®. Acesse aqui.
• Fonte: https://semiengineering.com/server-design-with-pin-efficient-cxl-interface-georgia-tech/