MBIST Power creëert gevaar voor SOC's

De oude uitdrukking dat het geneesmiddel erger is dan de ziekte is van toepassing bij het bespreken van MBIST voor grote SOC's waar het parallel uitvoeren van veel MBIST-tests de mogelijkheden van het stroomdistributienetwerk (PDN) kan overschrijden. Memory Built-In Self-Test (MBIST) wordt doorgaans automatisch uitgevoerd tijdens inschakelgebeurtenissen. Vanwege de wens om de test- en chip-opstarttijden te versnellen, worden deze tests vaak parallel uitgevoerd. Het probleem is dat ze gemakkelijk schakelactiviteit kunnen produceren die een orde van grootte hoger ligt dan de niveaus die worden aangetroffen tijdens normaal chipgebruik. Deze hogere schakelactiviteitsniveaus kunnen er niet alleen voor zorgen dat het aanbod afneemt, wat de testresultaten beïnvloedt, maar ook de hoge gegenereerde hitte kan chips beschadigen. Deze effecten kunnen leiden tot onjuiste binning of directe en latente fouten in gebeurtenissen.

De oplossing is het simuleren van MBIST-activiteit om de belasting van de PDN en de daarmee samenhangende thermische effecten te voorspellen. Met de simulatieresultaten in de hand kunnen ontwerpers correct beslissen hoeveel en welke geheugenblokken parallel kunnen worden getest. Dit is echter niet altijd haalbaar in grote SOC's met veel geheugenblokken, omdat de simulatietijden onbetaalbaar kunnen zijn. Met poortniveau en nog minder nauwkeurige RTL-simulatie is het misschien niet mogelijk om voldoende cycli uit te voeren om de benodigde informatie te verkrijgen.

In een witboek met de titel “Analyzing the power implicaties van MBIST-gebruik” bekijkt Siemens EDA hoe ontwerpers voldoende simulatie kunnen uitvoeren om weloverwogen beslissingen te nemen over de teststrategie vóór tapeout. Siemens werkte samen met ARM aan een van hun testchips om een ​​testcase te creëren waarin ze hardware-emulatie konden toepassen met de DFT- en Power-apps voor de Siemens-hardware-emulator Veloce. Ten eerste wordt de Veloce DFT-app gebruikt om de interne activiteit uit te voeren tijdens MBIST-emulatie. De app maakt gebruik van de Standard Test Interface Language (STIL) en produceert standaarduitvoerbestanden.

De Veloce Power-app gebruikt de activiteitsinformatie van de MBIST-runs om golfvormen, vermogensprofielen en hittekaarten te genereren die kunnen aangeven wanneer er vermogenspieken boven de gespecificeerde limieten zijn. Met deze informatie kunnen testingenieurs weloverwogen beslissingen nemen over de sequentie van MBIST.

De ARM-testcase beschreven in het Witboek van Siemens bevat 176 miljoen poorten. Siemens gebruikte voor deze testcase een Veloce-systeem met 6 Veloce Strato-borden. De uitvoering van de Veloce-emulator duurde slechts 26 uur, wat 15,600 keer sneller is dan simulatie op poortniveau. Een ander voordeel van de Veloce-stroom is dat de activiteitsinformatie door de Power-app naar de elektrische gereedschappen in de stroom wordt gestreamd, waardoor schijfruimte en tijd worden bespaard. De resultaten van de testcase lieten verschillende stroompieken zien die in strijd waren met de SOC-ontwerpspecificaties. De uitvoer van de Veloce Power-app toont de totale energieniveaus via de simulatie, samen met de afzonderlijke stroombijdragen voor de klok, combinatorische logica en geheugen. Op dezelfde manier is er informatie over waar op de dobbelsteen de kracht wordt gebruikt. Met deze informatie kunt u eenvoudig vaststellen waar er problemen zijn.

Om dit soort problemen op te sporen zijn miljoenen of miljarden klokcycli nodig. De beperkingen van softwaresimulators maken het onbetaalbaar om de noodzakelijke analyses uit te voeren. Emulatie biedt een unieke manier om de energie-impact van MBIST en andere testoperaties lang vóór silicium nauwkeurig te onderzoeken. Het whitepaper van Siemens biedt inzicht in de vermogensmethode die wordt gebruikt in een echte testcase. Het witboek kan worden gedownload en gelezen op de website van Siemens.

Deel dit bericht via: Bron: https://semiwiki.com/eda/306889-mbist-power-creates-lurking-danger-for-socs/