ReRAM ontwikkelen als on-chip-geheugen van de volgende generatie voor machinaal leren, beeldverwerking en andere geavanceerde CPU-toepassingen

Bij de werking van moderne CPU-apparaten worden 80% tot 90% van het energieverbruik en de timingvertragingen veroorzaakt door de verplaatsing van gegevens tussen de CPU en het externe geheugen. Om dit prestatieprobleem weg te nemen, voegen ontwerpers extra on-chip geheugen toe aan hun CPU's. Traditioneel is SRAM het meest gebruikte CPU-geheugentype op de chip. Helaas is SRAM momenteel beperkt tot een grootte van honderden megabytes. Deze geheugenbeperking op de chip kan onvoldoende zijn voor geavanceerde toepassingen.

Toekomstige CPU-toepassingen, zoals AI Language Model-programmering en beeldverwerking voor 8K UHD-video, zullen I/O-geheugentoegangsbandbreedte vereisen in het bereik van 10 terabytes/sec. Om aan deze bandbreedtevereisten te voldoen, moet het CPU-geheugen op de chip groter zijn dan 1 terabyte. Mogelijk is een SRAM-alternatief nodig om aan deze toekomstige geheugenvereisten op de chip te voldoen. Een mogelijke oplossing voor dit probleem zou het gebruik van Resistive Random Access Memory (ReRAM) zijn. [1,2,3]

Een ReRAM-apparaat is een niet-vluchtige geheugencel die memristormaterialen bevat. Deze materialen fungeren als een diëlektrische isolator. Wanneer een voldoende hoge spanning wordt aangelegd, wordt een geleidingspad gevormd. Typische geheugenmaterialen die als memristors worden gebruikt, zijn onder meer HfO₂, Ta₂O₅en TiO₂. [4] De weerstandsstatus van de geheugencel kan worden gelezen met behulp van elektronische circuits om te bepalen of de geheugencel is geprogrammeerd of gewist, waardoor de status van de geheugenbit wordt geïdentificeerd. ReRAM-geheugencellen kunnen verticaal worden gestapeld, zoals de 3D-NAND-architectuur, om de opslagdichtheid te vergroten.

In dit artikel, SEMulator3D virtuele fabricage zal worden gebruikt voor procespadvinding en visualisatie van potentiële 3D ReRAM-architecturen. We zullen de celweerstand schatten als een functie van de vorm van de geheugencel, samen met de Id-Vg-prestaties van de ingebedde kanaaltransistor in een ReRAM-apparaat.

Een 3D ReRAM-model wordt getoond in Figuur 1. Het apparaat heeft 64 lagen woordlijnen (WL) met pilaren die in een zeshoekige reeks zijn geplaatst. De woordlijnen zijn gevormd met afwisselende lagen metalen geleiders en oxide-diëlektricum. De pilaren worden door de WL heen geëtst en vervolgens wordt een dunne laag geheugenmateriaal op de zijwanden van de pilaren aangebracht. Het geheugenmateriaal wordt van de onder- en bovenkant van de pilaren verwijderd, waardoor alleen het materiaal op de zijwanden van de pilaar overblijft. De pilaren worden vervolgens gevuld met vuurvast metaal en wolfraam.

Onder de array-lagen bevinden zich contacten en metalen verbindingen met de source, drain en gates van gate-all-round veldeffecttransistors (GAA FET). De transistordrain wordt aangesloten op de geheugenarrayzuil en wordt gecombineerd met het WL-circuit om elke geheugencel van functionaliteit te voorzien.

De geheugencel bestaat uit twee metalen elektroden: de metalen geleiderwoordlijn en een vuurvaste metalen elektrode (figuur 2). Tijdens virtuele processimulatie van dit apparaat zullen we procesvariabelen gebruiken om de memristor in te stellen en te resetten. Een opzettelijk aangelegde spanning zal microscopisch kleine geleidende paden creëren die geleidende filamenten worden genoemd. Wanneer elektrische signalen met verschillende polariteiten worden toegepast, bewegen de geladen ionen in de memristor om de geleidende gloeidraad te vormen (set) of op te lossen (reset).

De weerstand van de geleidende gloeidraad varieert bij verschillende programmaspanningen. De lage weerstandsstatus ligt in het bereik van 10k ohm (set) en de hoge weerstandsstatus ligt in het bereik van 1M ohm (reset). [5] We hebben een virtueel model ontwikkeld om de schakelweerstanden van een 3D ReRAM-apparaat te demonstreren, met de resultaten weergegeven in figuur 3. De hoge weerstandstoestand van de memristor is ongeveer 100 keer hoger dan de lage weerstandstoestand.

Vervolgens werd een virtueel Design of Experiments (DOE) uitgevoerd om de correlatie tussen de weerstandsverhouding van de geheugencel en de grootte en vorm van de geheugencel beter te begrijpen. De variabelen van het experiment waren pijler-CD, WL-dikte en memristordikte. Analyse van de DOE-resultaten geeft aan dat pijler-CD en de dikte van de memristor de belangrijkste respons veroorzaakten. Figuur 4 toont een contourgrafiek van de geheugencelweerstandsverhouding versus deze twee variabelen. Er was een drievoudige verandering in de weerstand van de geheugencellen bij hoge waarden van de kolomradius en memristordikte. De verschillen in vorm van de geheugencel over het bestudeerde bereik zullen geen invloed hebben op het vermogen om de geheugentoestanden van de memristor te lezen, maar zouden wel van invloed kunnen zijn op het vermogen om programmatoestanden te onderscheiden in een multibit per cel-apparaat.

De memristor kan worden geprogrammeerd met een stroom < 0.10 uA en een spanning < 0.5V. Dankzij deze spannings- en stroominstellingen kunnen memristors (ReRAM-geheugen) eenvoudig worden geïntegreerd als on-chip-geheugen in geavanceerde logische apparaten. SEMulator3D-apparaatsimulatie heeft eerder aangetoond dat een GAA FET under-array-transistor in staat zou moeten zijn om de spanning en stroom aan te sturen die nodig zijn voor de instel- en reset-toestanden van een memristorgeheugencel. [6]

Twee grote problemen van moderne CPU-apparaten zijn het energieverbruik en de vertragingstijd veroorzaakt door gegevensbewegingen tussen de CPU en het externe geheugen. Het vergroten van de omvang van het geheugen op de chip kan deze problemen oplossen. In deze studie hebben we SEMulator3D gebruikt om de integratie van een SRAM-alternatief (ReRAM) voor CPU voor on-chip geheugen te onderzoeken. We hebben een virtueel model gebruikt om processtappen en mogelijke lay-outproblemen voor individuele memristorcellen beter te begrijpen. We hebben ook onderzoeken uitgevoerd om de ingestelde en reset-statussen van de memristor en het effect van de afmetingen van het apparaat (vorm en grootte van de geheugencel) op de woordlijnweerstand te onderzoeken. We hebben benadrukt dat het ingebouwde ReRAM-geheugen kan worden geïntegreerd met geavanceerde logica, door een elektrische uitgang van een GAA pFET-transistor te gebruiken om de memristorcellen in te stellen en te resetten. Deze resultaten bevestigen dat Resistive Random Access Memory (ReRAM) een veelbelovend alternatief is voor het ingebouwde SRAM-geheugen voor toekomstige logische toepassingen met hoge bandbreedte.

Referenties

1. Lanza, Mario (2014). "Een overzicht van resistief schakelen in hoge-k-diëlektrica: een standpunt op nanoschaal met behulp van een geleidende atoomkrachtmicroscoop". Materialen, vol. 7, uitgave 3, blz. 2155-2182, doi:10.3390/ma7032155.
2. N. Sedghi, et al., “De rol van stikstofdoping in ALD Ta2O5 en de invloed ervan op celschakeling op meerdere niveaus in RRAM”, maart 2017, Applied Physics Letters, DOI:10.1063/1.4978033
3. Y. Bai, Et Al, “Studie van kenmerken op meerdere niveaus voor 3D verticaal resistief schakelgeheugen” Wetenschappelijke rapporten deel 4, artikelnummer: 5780 (2014)
4. Chen, YC, Sarkar, S., Gibbs, JG, Huang, Y., Lee, JC, Lin, CC, & Lin, CH (2022). "Nano-spiraalvormig dubbelfunctioneel resistief geheugen voor Crossbar Array-toepassing met laag vermogen.", ACS Applied Engineering Materials, 1(1), 252-257.
5. Y. Wu, et al, “Nanometer-Scale HfOx RRAM”, IEEE Electron Device Letters, deel: 34, uitgave: 8, augustus 2013), doi:10.1109/LED.2013.2265404
6. V. Sreenivasulu, et al, “Circuit Analysis and Optimization of GAA Nanowire FET Towards Low Power and High Switching”, 11 november 2021, Computer Science, doi:10.1007/s12633-022-01777-6.