デジタル IC 設計者は、事前に設計されたスタンダード セルやその他の IP ブロックが主要な再利用の役割を果たす、よく知られた方法論を使用しますが、アナログ IC 設計の世界では、新しいアナログ ブロックを高度にカスタマイズすることがしばしば求められる、より微妙な要件があります。 . 欠点は、従来の手作業によるアナログ IC レイアウトのカスタマイズに時間がかかりすぎることです。 カスタム仕様を満たしながら市場投入までの時間を短縮するために、アナログ IC レイアウトの自動化が強く望まれています。 ある 今後のウェビナー 16 月 9 日午前 00 時 (PST) に Pulsic からこのタイムリーなトピックについて。
Pulsic の大きなアイデアは、アナログ IC レイアウト設計者が Animate と呼ばれるソフトウェア ツールを使用して、従来の手動レイアウト アプローチよりもレイアウト時間を 60% 短縮できるということです。 ウェビナーでは、Pulsic アプローチが従来の Virtuoso 回路図環境内でどのように開始されるかを確認できますが、Animate Preview と呼ばれる XNUMX つの追加ウィンドウがアクティブになります。
Pulsic の魔法のソースは、同社のソフトウェアが Virtuoso 回路図から回路トポロジを分析し、差動ペアや電流ミラーなどのアナログ固有のパターンを識別し、トランジスタのグループ化やトランジスタのマッチングなどのアナログ IC レイアウトの問題を追跡しながら、IC レイアウトを自動的に生成することです。 私が見たところによると、これらの新しい概念は、Schematic Driven Layout (SDL) などの以前の方法論をはるかに超えています。なぜなら、Animate アプローチでは、より多くの組み込みインテリジェンスが進行しているためです。 回路設計者は、回路図に細心の注意を払ってマークアップし、回路図に注釈を付けて、IC レイアウト設計者が解釈し、うまくいけば正しく実装できるように、マッチングとペアリングに関する制約を付ける必要はありません。Animate は内部でこの推論を行います。
IC レイアウト設計者は Animate の主なユーザーであり、この新しい方法論を使用すると、Virtuoso Layout などのお気に入りのエディターを使用して文字通り数秒以内に最初のレイアウトに非常に迅速に到達し、すべてのサイズのトランジスタ、Pcell、およびガード リング構造を確認できます。 . 高レベルの IC レイアウトの変更は Animate ツールで調整するのが最適ですが、低レベルのレイアウトの変更は従来のレイアウト エディターで実装するのが最適です。 以下は、Animate 内で選択された一連のトランジスタから簡単に選択できる高レベルのレイアウト オプションの数を示したものです。
Animate を使用するもう XNUMX つの方法は、回路図トランジスタを選択してから、各トランジスタの実装が占める行数など、独自のレイアウト制約を追加することです。
Animate には、経験豊富なレイアウト設計者がトランジスタのグループを一度にすばやく移動できるフロア プラン エディターさえあり、相互接続の混雑が少なく、プロパティのマッチングが改善された、より最適化されたレイアウトを実現できます。
まとめ
では、アナログ IC のレイアウトは、デジタルの配置配線のようにボタンを押すだけで 100% 自動化されているのでしょうか? いいえ、記録的な速さで最適で堅牢なレイアウトを実現するには、Pulsic の Animate などの自動化ツールを操作する経験豊富なレイアウト デザイナーが必要です。 のウェビナー 16 月 9 日午前 00 時（PST）, また、この Animate 方法論と高レベルのレイアウト操作が、従来のツールを使用した詳細な IC レイアウトをどのように補完するかについてのアイデアを実際に提供します。
関連ブログ
この投稿を共有する： ソース: https://semiwiki.com/eda/pulsic/304712-webinar-boosting-analog-ic-layout-productivity/
