DRAM 設計における電力供給ネットワーク解析

プラトン再発行

フォロワー： 0

私の IC 設計のキャリアは 1978 年に DRAM 設計から始まりました。そのため、メモリ設計のこの分野の発展に目を光らせ、その過程での設計上の課題、プロセスの更新、革新に注目してきました。シノプシスは、メモリ技術シンポジウム 2022 年 9.6 月に SK hynix のエンジニアである Tae-Jun Lee と Bong-Gil Kang のプレゼンテーションを見る機会がありました。最近の DRAM チップのように、DRAM チップは毎秒 XNUMX ギガビットの大容量と高速データレートに達しました。 LPDDDR5T 25月XNUMX日に発表。データレートは、Power Delivery Network (PDN) の整合性によって制限される可能性がありますが、PDN を使用してフルチップ DRAM を解析すると、シミュレーション時間が大幅に遅くなります。

x64 チャネルあたりのピークメモリ帯域幅は、数世代にわたって着実に増加しています。

DDR1、3.2V 電源で 2.5 GB/秒
DDR2、6.4V 電源で 1.8 GB/秒
DDR3、12.8V 電源で 1.5 GB/秒
DDR4、25.6V 電源で 1.2 GB/秒
DDR5、51.2V 電源で 1.1 GB/秒

これらのアグレッシブなタイミング目標を達成する上での大きな課題は、DRAM アレイの IC レイアウト中に発生する寄生 IR ドロップの問題を制御することです。以下に示すのは IR ドロップのプロットで、赤色が電圧降下の最も高い領域です。メモリのパフォーマンスが低下します。

IC の抽出された寄生要素は SPF ファイル形式で保存され、PDN のこれらの寄生要素を SPICE ネットリストに追加すると、回路シミュレータの速度が 64 倍低下しますが、PDN によって追加される寄生 RC 要素の数は単なる信号寄生の 3.7 倍以上。

SK hynix では、 PrimeSim™ プロ次の XNUMX つの手法を使用して、PDN を含む SPF ネットリストの回路シミュレーターを作成します。

電源とその他の信号間のネットリストの分割
PDN の RC 要素の削減
シミュレーションイベントの許容範囲の制御

PrimeSim Pro はパーティショニングを使用して、接続に基づいてネットリストを分割します。デフォルトでは、PDN とその他の信号が組み合わされて非常に大きなパーティションが形成され、シミュレーション時間が大幅に遅くなります。デフォルトのシミュレーター設定で最大のパーティションは次のようになります。

PrimeSim Pro のオプション (primesim_pwrblock) を使用して、最大のパーティションのサイズを削減し、PDN を他の信号から分離しました。

min 後の最大パーティション — オプションを使用した最大のパーティション: primesim_pwrblock

抽出された SPF 形式の PDN には RC 要素が多すぎたため、回路シミュレーションの実行時間が遅くなったため、 primesim_postl_rcred RCネットワークを削減すると同時に精度を維持するために使用されました。 RC 削減オプションにより、RC 要素の数を最大 73.9% 削減できました。

PrimSim Pro のような回路シミュレータは、マトリックス演算を使用してネットリストパーティションの電流と電圧を解決するため、実行時間はマトリックスサイズと、電圧変化によって再計算が必要になる頻度に直接関係します。シミュレーターオプション primesim_evtgrid_for_pdn が使用され、PDN に小さな電圧変化があるときはいつでも行列を解く必要がある回数が減ります。以下の紫で示されているチャートには、デフォルトで PDN で行列解法が必要だった各時点に X があり、白で示されているのは、シミュレータオプションで行列解法が使用された各時点の三角形です。白い三角形は、紫色の X よりもはるかに少ない頻度で発生するため、シミュレーション速度が向上します。

電力イベント制御分 — オプションを使用した電力イベント制御: primesim_evtgrid_for_pdn

ランタイムを短縮するために使用される最終的な FineSim Pro シミュレータオプションは、 primesim_pdn_event_control=a:b であり、a:b に理想的な電源を適用することで機能するため、PDN の行列計算が少なくなります。

すべての FineSim Pro オプションを組み合わせて使用することによるシミュレーション実行時間の改善は、5.2 倍のスピードアップでした。

まとめ

SK hynix のエンジニアは、メモリチップ設計の解析に FineSim と PrimeSim の両方の回路シミュレータを使用しています。 PrimeSim Pro で XNUMX つのオプションを使用すると、十分な速度向上が得られ、SPF 寄生要素を含むフルチップ PDN 解析が可能になりました。シノプシスは、メモリチップやその他の IC 設計スタイルの増大する課題に対応するために、回路シミュレータファミリの革新と改良を続けてくれることを期待しています。