多くの MBIST テストを並行して実行すると、配電網 (PDN) の能力を超える可能性がある大規模な SOC の MBIST について議論する場合、病気よりも治療法の方が悪いという古い言い回しが適切です。 メモリ ビルトイン セルフ テスト (MBIST) は通常、電源投入時に自動的に実行されます。 テストとチップの起動時間を短縮する必要があるため、これらのテストは頻繁に並行して実行されます。 問題は、通常のチップ動作中に見られるレベルよりも XNUMX 桁高いスイッチング アクティビティを簡単に生成できることです。 実際、これらの高いスイッチング アクティビティ レベルは、テスト結果に影響を与える電源低下を引き起こす可能性があるだけでなく、発生する高熱によってチップが損傷する可能性もあります。 これらの影響により、誤ったビニングやイベントの直接的な潜在的な障害が発生する可能性があります。
解決策は、MBIST アクティビティをシミュレートして、PDN の負荷と関連する熱効果を予測することです。 シミュレーション結果が手元にあれば、設計者は並行してテストできるメモリ ブロックの数と数を正確に判断できます。 ただし、シミュレーション時間が非常に長くなる可能性があるため、多くのメモリ ブロックを含む大規模な SOC では、これが常に実現できるとは限りません。 ゲート レベルとさらに精度の低い RTL シミュレーションでは、必要な情報を取得するのに十分なサイクルを実行できない場合があります。
Siemens EDA は、「MBIST 使用の電力への影響を分析する」というタイトルのホワイト ペーパーで、設計者が十分なシミュレーションを実行して、テープアウト前のテスト戦略について十分な情報に基づいた意思決定を行う方法について検討しています。 Siemens は、テスト チップの XNUMX つで ARM と協力して、Siemens ハードウェア エミュレーター Veloce 用の DFT および Power アプリでハードウェア エミュレーションを適用できるテスト ケースを作成しました。 まず、Veloce DFT アプリを使用して、MBIST エミュレーション中に内部アクティビティを出力します。 アプリは Standard Test Interface Language (STIL) を使用し、業界標準の出力ファイルを生成します。
Veloce Power アプリは、MBIST の実行からアクティビティ情報を取得して、指定された制限を超える電力スパイクがあることを示すことができる波形、電力プロファイル、およびヒート マップを生成します。 この情報を使用して、テスト エンジニアは MBIST の順序付けについて十分な情報に基づいた決定を下すことができます。
シーメンスのホワイト ペーパーで説明されている ARM テスト ケースには、176 億 6 万のゲートが含まれています。 Siemens は、このテスト ケースに 26 つの Veloce Strato ボードを備えた Veloce システムを使用しました。 Veloce エミュレーターの実行にかかった時間はわずか 15,600 時間で、これはゲート レベルのシミュレーションよりも XNUMX 倍高速です。 Veloce フローのもう XNUMX つの利点は、アクティビティ情報が Power アプリによってフロー内のパワー ツールにストリーミングされ、ディスク スペースと時間を節約できることです。 テスト ケースの結果は、SOC 設計仕様に違反するいくつかの電力スパイクを示しました。 Veloce Power アプリからの出力には、クロック、組み合わせロジック、およびメモリの個別の電力寄与とともに、シミュレーションによる合計電力レベルが表示されます。 同様に、ダイのどこで電力が使用されているかについての情報があります。 この情報により、問題のある場所を簡単に特定できます。
このような問題を見つけるには、数百万または数十億のクロック サイクルを実行する必要があります。 ソフトウェア シミュレーターの限界により、必要な分析を実行することは非常に困難です。 エミュレーションは、MBIST やその他のテスト操作の消費電力への影響を、シリコンよりずっと前に詳細に調べるための独自の方法を提供します。 シーメンスのホワイト ペーパーでは、実際のテスト ケースで使用される電力法についての洞察を提供しています。 このホワイト ペーパーは、シーメンスの Web サイトからダウンロードして読むことができます。
この投稿を共有する： ソース: https://semiwiki.com/eda/306889-mbist-power-creates-lurking-danger-for-socs/
