チップレットはインテルとTSMCにとってどの程度の破壊的影響を与えるでしょうか? - Semiwiki

プラトン再発行

フォロワー： 0

UCIe プロモーター

チップレット (ダイスタッキング) は新しいものではありません。その起源は半導体業界に深く根ざしており、集積回路の設計と製造に対するモジュール式のアプローチを表しています。チップレットの概念は、半導体設計の複雑さの増大によってもたらされる最近の課題への対応として活発化しています。チップレットの需要について十分に文書化されたいくつかのポイントを次に示します。

集積回路 (IC) の複雑さ: 半導体技術が進歩するにつれて、大型モノリシック IC の設計と製造の複雑さが増しました。これにより、収量、コスト、熟練したリソース、市場投入までの時間の点で課題が生じました。

ムーアの法則: 半導体業界は、マイクロチップ上のトランジスタの数が約 2 年ごとに 2 倍になることを示唆するムーアの法則に従っています。このトランジスタ密度の容赦ないスケーリングは、従来のモノリシック設計に課題をもたらします。

多様な用途: さまざまなアプリケーションには、特殊なコンポーネントと機能が必要です。あらゆるニーズに応えようとするモノリシックチップを作成する代わりに、チップレットを使用すると、組み合わせて組み合わせることができる特殊なコンポーネントを作成できます。

コストと市場投入までの時間に関する考慮事項: 新しい半導体プロセス技術の開発は、費用と時間のかかる取り組みです。チップレットは、特定の機能の革新に焦点を当てながら、特定のコンポーネントに対して既存の成熟したプロセスを活用する方法を提供します。チップレットは、ダイのサイズと複雑さがモノリシックチップのほんの一部であり、製造と歩留まりが容易になるため、新しいプロセス技術の立ち上げにも役立ちます。

相互接続の課題: 従来のモノリシック設計は、コンポーネント間の距離が増加するにつれて、相互接続性の点で課題に直面していました。チップレットにより、モジュール性が向上し、相互接続が容易になります。

異種混合の統合: チップレットを使用すると、さまざまなテクノロジー、材料、機能を 1 つのパッケージに統合できます。異種統合として知られるこのアプローチにより、さまざまなコンポーネントの組み合わせが容易になり、全体的なパフォーマンスが向上します。

業界連携: チップレットの開発には、多くの場合、さまざまな半導体企業と業界関係者間の協力が必要です。チップレット統合のための Universal Chiplet Interconnect Express Consortium (UCIe) などの組織が主導する標準化の取り組みなど。

ボトムライン： チップレットは、半導体業界における複雑さ、コスト、市場投入までの時間、人員配置のプレッシャーの増大によってもたらされる課題に対処するソリューションとして登場しました。チップレットベースの設計のモジュール式で柔軟な性質により、より効率的でカスタマイズ可能なチップの統合が可能になり、マルチソースダイの機能はもちろんのこと、半導体技術の進歩にも貢献します。

インテル

Intel は、IDM 2.0 戦略の鍵となるチップレットを最大限に活用しています。

大きなポイントは 2 つあります。

インテルはチップレットを使用して 5 年間で 4 つのプロセスノードを提供する予定ですが、これは IEDM 2.0 戦略 (インテル 7、4、3、20A、18A) の重要なマイルストーンです。

Intel は、チップレットを使用した社内製品用の Intel 4 プロセスを開発しました。 Intel は、これまでのモノリシック CPU チップよりもはるかに簡単な CPU チップレットを開発しました。チップレットを使用すると、プロセスをより迅速に立ち上げることができ、インテルは複雑な CPU や GPU の完全なプロセスを実行することなく成功を主張できます。その後、インテルはモノリシックまたはチップレットベースのチップを設計できる新しいプロセスノード (インテル 3) をファウンドリ顧客向けにリリースできるようになります。 Intel は 20A と 18A に対してもこれを実行しており、5 年間のマイルストーンで 4 つのプロセスノードを達成します。もちろん、この成果には議論の余地がありますが、私にはそうする理由がありません。

Intelは、ビジネス上の必要に応じて製造を外部委託する（TSMC）ためにチップレットを使用する予定だ。

Intel はチップレットに関して TSMC と歴史的なアウトソーシング契約を締結しました。これは、FinFET 時代まで享受していたマルチソーシングファウンドリビジネスモデルに戻すための明確な概念実証です。 Intel が N3 ノード以降も TSMC を使用し続けるかどうかはわかりませんが、その点は指摘されています。私たちはもはや、単一のチップ製造元に縛られることはありません。

インテルは、この概念実証 (複数のファウンドリのチップレットを使用し、それらをパッケージ化する) を、顧客が複数のファウンドリの自由を望むファウンドリビジネスチャンスに利用できます。インテルはこれを行う最初の企業です。

TSMC

大きなポイントは 2 つあります。

チップレットを使用すると、TSMC は M ワード (独占) を回避します。

チップレットを使用すると、顧客は理論上、ダイのソースを複数調達できます。最後に、TSMCは他のファウンドリからのダイをパッケージ化しないと聞きましたが、Nvidiaのようなクジラがパッケージ化するように求めたら、きっとそうするでしょう。

チップレットは TSMC に挑戦するでしょう。挑戦にはイノベーションが伴うため、TSMC は常に挑戦に前向きです。

TSMC はチップレットに迅速に対応しました。 3Dファブリック 3D シリコンスタッキングおよび高度なパッケージングテクノロジーの包括的なファミリーです。今日のチップレットにとっての最大の課題は、サポートするエコシステムであり、それが TSMC のエコシステムそのものです。

元の質問に戻る 「チップレットはインテルとTSMCにとってどれほど破壊的になるでしょうか?」 まさにその通り。私たちは、FinFET以来見られなかった半導体製造の混乱の始まりにいます。すべての純粋用途および IDM ファウンドリは現在、世界が依存しているチップの一部を確実に入手する機会を持っています。