S2C EDA מספקת לפי תוכנית להרחבת פלטפורמות אבות טיפוס FPGA למיליארדי שערים

הועלה מחדש על ידי אפלטון

עוקב: 0

S2C היא מובילה עולמית ביצירת אבות טיפוס FPGA כבר כמעט שני עשורים, ופלטפורמות אבות הטיפוס שלה FPGA עקבו מקרוב אחר הזמינות של רכיבי ה-FPGA העדכניים ביותר - כולל רכיבי ה-FPGA העדכניים ביותר של Xilinx וגם של אינטל. והם בהחלט מקיימים את ההבטחה לקדם את פתרונות האב-טיפוס שלהם עבור אבות-טיפוס בעיצוב היפר-סקאלי - הגדלה יכולות ויכולות של פלטפורמת אב טיפוס לתמיכה בעיצובי שערים של מיליארדים.

במבט לאחור לראשית הרבעון הרביעי של 4, S2020C הכריזה על תמיכה ב-Xilinx VU2P UltraScale+ FPGAs החדשים דאז, המציעים פלטפורמות אב טיפוס FPGA יחיד, כפול ומרובע. לאחר מכן, בדצמבר 19, S2020C עקבה אחריה עם הכרזה על משפחת פלטפורמות אבות הטיפוס שלה בצפיפות גבוהה Prodigy Logic Matrix עם 2 FPGAs לכל Logic Matrix, 8 Logic Matrix לכל מדף שרת בודד (8 FPGAs), וחיבור של מספר רכיבים מדפי שרת ביחד. האיטרציות הראשונות של Logic Matrix סופקו עם Xilinx VU64 FPGAs (המכונה בשם LX1) ללקוחות מוקדמים שלא יכלו לחכות לגרסת VU19P (המכונה LX2).

כעת, S2C מגבירה את משחק ה-Logic Matrix שלה עם ה LX2, אשר מקפיץ את קיבולת השערים שמיש אב טיפוס ב-60% לעומת גרסת VU440! שערים שמישים יותר לכל FPGA פירושם פחות FPGAs, פחות חיבורי FPGA וביצועים גבוהים יותר עבור אותו עיצוב אב טיפוס. עם קיבולת שערים מוערכת של 392 מיליון שערים לכל LX2, מתלה שרת סטנדרטי מאוכלס במלואו עם 8 של LX2 מאפשרת קיבולת מוערכת של אב טיפוס של למעלה מ-3 מיליארד שערי ASIC!

Prodigy Logic Matrix LX2

איור 1: Prodigy Logic Matrix LX2

*Prodigy Logic Matrix Family*
	*LX1*	*LX2*
FPGA	XCVU440	XCVU19P
שער ASIC משוער (M)	240	392
מספר FPGAs	8	8
תאים לוגיים של המערכת (K)	44,328	71,504
זיכרון FPGA (Mb)	709	1,327.2
פרוסות DSP	23,040	30,720
קלט/פלט משתמש חיצוני	9,216	10,368
משדרים של SerDes	384 GTH	640 GTY
מחברי פלא	64	72
מחברי PGT	8	0
מחברי משדר	80 MSAS כל אחד עם 4 GTH + 8 IO	160 MCIO כל אחד עם 4 GTY + 8 IO
ביצועי SerDes	XNXX Gbps	XNXX Gbps

Prodigy Logic Matrix Family

תרשים 2: משפחת מטריקס לוגית

חיבור גמיש במהירות גבוהה הוא המפתח ליצירת אב טיפוס FPGA בצפיפות גבוהה, ו-Logic Matrix תומכת באסטרטגיית חיבור היררכית בת 3 רמות: ShortBridge לחיבור בין רכיבי FPGA שכנים; SysLink לחיבור כבל FPGA ברוחב פס גבוה, ו TransLink למרחקים ארוכים יותר FPGA SerDes מחוברים באמצעות כבלי MCIO. כדי לפשט את חיבורי ה-FPGA ולמקסם את הערך של TransLink, זרימת המחיצות של S2C תומכת ב-HSTPM (High Speed Transceiver Pin Multiplexing) שהוצגה לאחרונה של Xilinx, המפשטת העברת אותות מדויקת במחזוריות, ריבוי פינים וקישוריות SerDes FPGA עם אחזור נמוך.

כדי למזער את הזמן עד ליצירת אב טיפוס, ולמקסם את הפרודוקטיביות של יצירת אב טיפוס, כלים אחרים של S2C ליצירת אב טיפוס מתוכננים מתוך מחשבה על Logic Matrix, כולל Player Pro Runtime תוכנה - וכלי תוספות S2C אב טיפוס כולל ProtoBridge, MDM Pro, ו-S2C IP מוכן לאב-טיפוס.

Player Pro Runtime תוכנה כלולה עם LX2, מספק תכונות נוחות כגון ניהול שעון מתקדם, בדיקה עצמית משולבת, זיהוי לוח אוטומטי, תכנות מתח I/O, הורדות FPGA מרובות וניטור וניהול מערכות מרחוק. כלול גם AXEVision, כלי ניפוי באגים מובנה AXI-over-Ethernet כדי לפשט איתור באגים מרחוק של עיצובים הקשורים ל-AXI.

ProtoBridge תומך בהעברות נתונים בתפוקה גבוהה (עד 1GB/s) בין המחשב המארח למחשב המארח LX2 - מתן אפשרות להעביר כמויות גדולות של עסקאות במודל תוכנה, זרמי וידאו או גירוי בדיקה אחר לצורך אימות מערכת.

פרוטוברידג' AXI

איור 3: ProtoBridge

MDM Pro כולל איתור באגים עקבות עמוקות עם טריגרים צולבים עבור עד שמונה רכיבי FPGA, צפייה במעקב אחר אותות מרובה FPGA מחלון צפייה יחיד, 64GB של אחסון צורות גל מעקב חיצוני, קצבי דגימת עקבות של עד 125 מגה-הרץ, ותומך בשפות מכונות טריגר עבור לכידת עקבות מורכבת דרישות.

MDM Pro