Progettazione di server con interfaccia CXL efficiente per i pin (Georgia Tech)

Un nuovo documento tecnico intitolato "A Case for CXL-Centric Server Processors" è stato scritto dai ricercatori della Georgia Tech.

Abstract:
“Il sistema di memoria è un fattore determinante per le prestazioni dei processori server. Il numero di core e i set di dati in continua crescita richiedono maggiore larghezza di banda e capacità, nonché una minore latenza dal sistema di memoria. Per tenere il passo con le crescenti richieste, DDR, l'interfaccia processore dominante per la memoria negli ultimi due decenni, ha offerto una maggiore larghezza di banda a ogni generazione. Tuttavia, poiché ogni interfaccia DDR parallela richiede un numero elevato di pin su chip, la larghezza di banda della memoria del processore è in definitiva limitata dal numero di pin, che è una risorsa scarsa. Con una larghezza di banda limitata, più richieste di memoria in genere si contendono ogni canale di memoria, con conseguenti significativi ritardi di accodamento che spesso oscurano il tempo di servizio della DRAM e riducono le prestazioni.

Presentiamo CoaXiaL, un design del server che supera i limiti di larghezza di banda della memoria sostituendo tutte le interfacce DDR al processore con l'interfaccia CXL più efficiente in termini di pin. L'adozione diffusa e lo slancio industriale di CXL rendono possibile tale transizione, offrendo una larghezza di banda 4 volte superiore per pin rispetto a DDR con un sovraccarico di latenza modesto. Dimostriamo che, per un'ampia gamma di carichi di lavoro, il premio di latenza di CXL è più che compensato dalla maggiore larghezza di banda. Poiché CoaXiaL distribuisce le richieste di memoria su più canali, riduce drasticamente i ritardi di accodamento e quindi sia il valore medio che la varianza della latenza di accesso alla memoria. La nostra valutazione con una varietà di carichi di lavoro mostra che CoaXiaL migliora le prestazioni dei server manycore orientati al throughput di 1.52 volte in media e fino a 3 volte.

Trovare il documento tecnico qui. Può 2023.

Autori: Albert Cho, Anish Saxena, Moinuddin Qureshi, Alexandros Daglis. arXiv:2305.05033v1.
https://doi.org/10.48550/arXiv.2305.05033

• Distribuzione di contenuti basati su SEO e PR. Ricevi amplificazione oggi.
• PlatoAiStream. Intelligenza dei dati Web3. Conoscenza amplificata. Accedi qui.
• Coniare il futuro con Adryenn Ashley. Accedi qui.
• Acquista e vendi azioni in società PRE-IPO con PREIPO®. Accedi qui.
• Fonte: https://semiengineering.com/server-design-with-pin-efficient-cxl-interface-georgia-tech/