Mengembangkan ReRAM Sebagai Memori On-Chip Generasi Berikutnya Untuk Pembelajaran Mesin, Pemrosesan Gambar, dan Aplikasi CPU Tingkat Lanjut Lainnya

Dalam pengoperasian perangkat CPU modern, 80% hingga 90% konsumsi energi dan penundaan waktu disebabkan oleh pergerakan data antara CPU dan memori off-chip. Untuk mengatasi masalah kinerja ini, para desainer menambahkan memori on-chip tambahan ke CPU mereka. Secara tradisional, SRAM merupakan jenis memori CPU on-chip yang paling banyak digunakan. Sayangnya SRAM saat ini terbatas pada ukuran ratusan megabyte. Batasan memori on-chip ini mungkin tidak cukup untuk aplikasi terdepan.

Aplikasi CPU di masa depan, seperti pemrograman Model Bahasa AI dan pemrosesan gambar untuk video 8K UHD, akan memerlukan bandwidth akses memori I/O dalam kisaran 10 terabyte/detik. Untuk memenuhi persyaratan bandwidth ini, memori CPU on-chip harus berukuran lebih dari 1 terabyte. Alternatif SRAM mungkin diperlukan untuk memenuhi kebutuhan memori on-chip di masa depan. Salah satu solusi yang mungkin untuk masalah ini adalah dengan menggunakan Resistive Random Access Memory (ReRAM). [1,2,3]

Perangkat ReRAM adalah sel memori non-volatil yang berisi bahan memristor. Bahan-bahan ini bertindak sebagai isolator dielektrik. Ketika tegangan yang cukup tinggi diterapkan, jalur konduksi terbentuk. Bahan memori yang umum digunakan sebagai memristor termasuk HfO₂, Ta₂O₅, dan TiO₂. [4] Keadaan resistif sel memori dapat dibaca menggunakan sirkuit elektronik untuk menentukan apakah sel memori diprogram atau dihapus, sehingga mengidentifikasi keadaan bit memori. Sel memori ReRAM dapat ditumpuk secara vertikal, seperti arsitektur 3D-NAND, untuk meningkatkan kepadatan penyimpanan.

Dalam artikel ini, Fabrikasi Virtual SEmulator3D akan digunakan untuk pencarian jalur proses dan visualisasi potensi arsitektur ReRAM 3D. Kami akan memperkirakan resistansi sel sebagai fungsi dari bentuk sel memori, bersama dengan kinerja Id-Vg dari transistor saluran yang tertanam dalam perangkat ReRAM.

Model ReRAM 3D ditunjukkan pada gambar 1. Perangkat ini memiliki 64 lapisan baris kata (WL) dengan pilar yang ditempatkan dalam susunan spasi heksagonal. Garis kata dibentuk dengan lapisan konduktor logam dan dielektrik oksida yang berselang-seling. Pilar-pilar tersebut diukir melalui WL dan kemudian lapisan tipis bahan memori diendapkan ke dinding samping pilar. Material memori dihilangkan dari bagian bawah dan atas pilar, hanya menyisakan material pada dinding samping pilar. Pilar-pilar tersebut kemudian diisi dengan logam tahan api dan tungsten.

Di bawah lapisan array terdapat kontak dan interkoneksi logam ke sumber, saluran, dan gerbang transistor efek medan gate-all-around (GAA FET). Saluran transistor terhubung ke pilar susunan memori dan digabungkan dengan sirkuit WL untuk menyediakan fungsi pada setiap sel memori.

Sel memori terdiri dari dua elektroda logam: garis kata konduktor logam dan elektroda logam tahan api (gambar 2). Selama simulasi proses virtual perangkat ini, kita akan menggunakan variabel proses untuk mengatur dan mereset memristor. Tegangan yang diberikan secara sengaja akan menciptakan jalur konduktif mikroskopis yang disebut filamen konduktif. Ketika sinyal listrik dengan polaritas berbeda diterapkan, ion bermuatan di dalam memristor bergerak membentuk (mengatur) atau melarutkan (mengatur ulang) filamen konduktif.

Resistansi filamen konduktif bervariasi pada tegangan program yang berbeda. Status resistansi rendah berada pada kisaran 10k ohm (diatur) dan status resistansi tinggi berada pada kisaran 1M ohm (diatur ulang). [5] Kami mengembangkan model virtual untuk mendemonstrasikan resistansi peralihan perangkat ReRAM 3D, dengan hasil yang ditampilkan pada gambar 3. Keadaan resistif tinggi dari memristor kira-kira resistansinya 100 kali lebih tinggi daripada keadaan resistif rendah.

Desain Eksperimen virtual (DOE) kemudian dijalankan untuk lebih memahami korelasi antara rasio resistansi sel memori dan ukuran serta bentuk sel memori. Variabel penelitiannya adalah pilar CD, ketebalan WL dan ketebalan memristor. Analisis hasil DOE menunjukkan bahwa pilar CD dan ketebalan memristor memberikan respon paling signifikan. Gambar 4 menampilkan plot kontur rasio resistansi sel memori versus kedua variabel ini. Terdapat perubahan 3X pada resistansi sel memori untuk nilai radius pilar dan ketebalan memristor yang tinggi. Perbedaan bentuk sel memori pada rentang yang diteliti tidak akan memengaruhi kemampuan membaca status memori memristor namun dapat memengaruhi kemampuan membedakan status program dalam multibit per perangkat sel.

Memristor dapat diprogram menggunakan arus <0.10 uA dan tegangan <0.5V. Pengaturan voltase dan arus ini akan memungkinkan memristor (memori ReRAM) dengan mudah diintegrasikan sebagai memori on-chip ke dalam perangkat logika tingkat lanjut. Simulasi perangkat SEmulator3D sebelumnya telah menunjukkan bahwa transistor under-array GAA FET harus mampu menggerakkan tegangan dan arus yang diperlukan oleh status set dan reset sel memori memristor. [6]

Dua masalah utama perangkat CPU modern adalah konsumsi energi dan waktu tunda yang disebabkan oleh pergerakan data antara CPU dan memori off-chip. Meningkatkan ukuran memori on-chip dapat mengatasi masalah ini. Dalam penelitian ini, kami menggunakan SEmulator3D untuk menyelidiki integrasi alternatif SRAM (ReRAM) untuk CPU untuk memori on-chip. Kami menggunakan model virtual untuk lebih memahami langkah-langkah proses dan potensi masalah tata letak untuk masing-masing sel memristor. Kami juga melakukan penelitian untuk memeriksa status set dan reset memristor dan pengaruh dimensi perangkat (bentuk dan ukuran sel memori) pada resistensi wordline. Kami menyoroti bahwa memori terpasang ReRAM dapat diintegrasikan dengan logika tingkat lanjut, dengan menggunakan keluaran listrik transistor pFET GAA untuk mengatur dan mengatur ulang sel memristor. Hasil ini mengkonfirmasi bahwa Resistive Random Access Memory (ReRAM) adalah alternatif yang menjanjikan untuk memori SRAM on-board untuk aplikasi logika bandwidth tinggi di masa depan.

Referensi

1. Lanza, Mario (2014). “Tinjauan tentang Peralihan Resistif pada Dielektrik K Tinggi: Sudut Pandang Skala Nano Menggunakan Mikroskop Gaya Atom Konduktif”. Bahan, jilid. 7, edisi 3, hal. 2155-2182, doi:10.3390/ma7032155.
2. N. Sedghi, dkk, “Peran doping nitrogen dalam ALD Ta2O5 dan pengaruhnya terhadap peralihan sel bertingkat di RRAM”, Maret 2017, Applied Physics Letters, DOI:10.1063/1.4978033
3. Y. Bai, Dkk, “Studi Karakteristik Multi-level untuk Memori Peralihan Resistif Vertikal 3D” Laporan Ilmiah volume 4, Nomor artikel: 5780 (2014)
4. Chen, YC, Sarkar, S., Gibbs, JG, Huang, Y., Lee, JC, Lin, CC, & Lin, CH (2022). “Memori Resistif Fungsi Ganda Berbentuk Heliks Nano untuk Aplikasi Array Palang Berdaya Rendah.”, Bahan Rekayasa Terapan ACS, 1(1), 252-257.
5. Y. Wu, dkk, “RRAM HfOx Skala Nanometer”, IEEE Electron Device Letters, Volume: 34, Edisi: 8, Agustus 2013), doi:10.1109/LED.2013.2265404
6. V. Sreenivasulu, dkk, “Analisis Sirkuit dan Optimasi GAA Nanowire FET Menuju Daya Rendah dan Switching Tinggi”, 11 November 2021, Ilmu Komputer, doi:10.1007/s12633-022-01777-6.