Les nouvelles architectures automobiles posent des défis quant à l'utilisation efficace et efficiente de la mémoire. Une interface LPDDR pour flash permet à différents processeurs d'utiliser plusieurs banques de mémoire flash, ce qui réduit la latence et les interférences. Sandeep Krishnegawda, vice-président du marketing et des applications chez Infineon, parle des nouveaux contrôleurs zonaux dans la conception automobile et explique pourquoi les architectures de mémoire devront évoluer pour les intégrer.
[Contenu intégré]
Ed Sperling
(Tous les messages)
Ed Sperling est le rédacteur en chef de Semiconductor Engineering.
- Contenu propulsé par le référencement et distribution de relations publiques. Soyez amplifié aujourd'hui.
- PlatoAiStream. Intelligence des données Web3. Connaissance Amplifiée. Accéder ici.
- Frapper l'avenir avec Adryenn Ashley. Accéder ici.
- Achetez et vendez des actions de sociétés PRE-IPO avec PREIPO®. Accéder ici.
- La source: https://semiengineering.com/lpddr-flash-in-automotive/
- :est
- 27
- 66
- Qui sommes-nous
- accommoder
- Tous
- Tous Les Articles
- permet
- an
- ainsi que
- applications
- SONT
- At
- l'automobile
- Banks
- globaux
- chef
- contenu
- Conception
- différent
- ed
- éditeur
- de manière efficace
- efficacement
- intégré
- ENGINEERING
- Flash
- Pour
- Comment
- How To
- HTTPS
- in
- Interfaces
- jpg
- Latence
- Stratégie
- Mémoire
- plusieurs
- Besoin
- Nouveauté
- of
- Platon
- Intelligence des données Platon
- PlatonDonnées
- Poteaux
- président
- processeurs
- élevage
- réduit
- semi-conducteur
- décalage
- Talks
- Les
- Les
- thumbnail
- à
- TOUR
- utiliser
- Vice-président
- qui
- why
- sera
- Youtube
- zéphyrnet
Plus de Semi-ingénierie
Examen des méthodes de conception de systèmes informatiques sécurisés Memristor
Nœud source: 1982636
Horodatage: 27 février 2023
Les modèles AI Transformer permettent la détection d'objets par vision industrielle
Nœud source: 2801880
Horodatage: 3 août 2023
Automatisation de la conception d'accélérateurs d'IA assistée par LLM (Georgia Tech)
Nœud source: 2910076
Horodatage: Le 28 septembre 2023
Technique d'impression de circuits électroniques sur des surfaces courbes et ondulées à l'aide de nanofils métalliques (état NC)
Nœud source: 1892960
Horodatage: Le 10 janvier 2023
Réduction de la résistance de contact dans le développement de transistors basés sur des matériaux 2D
Nœud source: 2008134
Horodatage: 10 Mar 2023
Menaces de sécurité pesant sur les FPGA multi-locataires : une attaque sous-tension à distance qui active un cheval de Troie dissimulé dans la conception d'une victime
Nœud source: 3063365
Horodatage: Le 15 janvier 2024
Décalage vers la gauche avec Calibre pour optimiser la productivité, la qualité de conception et le délai de mise sur le marché du flux de conception de circuits intégrés
Nœud source: 2736928
Horodatage: Le 21 juin 2023
Accélération des simulations Monte Carlo pour une analyse des variations statistiques, un débogage et une approbation plus rapides des fonctionnalités des circuits
Nœud source: 2840222
Horodatage: 23 août 2023