Plate-forme de co-conception Edge HW-SW intégrant des accélérateurs RISC-V et HW

Un nouveau document technique intitulé "EigenEdge : exécution logicielle en temps réel à la périphérie avec RISC-V et accélérateurs matériels" a été publié par des chercheurs de l'Université de Columbia.

« Nous introduisons une approche de co-conception matérielle/logicielle qui combine des applications logicielles conçues avec Eigen, une puissante bibliothèque C++ open source qui résume les charges de travail d'algèbre linéaire, et une exécution en temps réel sur des architectures System-on-Chip (SoC) hétérogènes. Nous utilisons ESP, une plate-forme de conception de SoC open source qui nous permet d'intégrer le processeur CVA6 RISC-V et des accélérateurs matériels personnalisés », indique le document.

Trouvez le article technique ici. Publié en mai 2023.

Kuan-Lin Chiu, Guy Eichler, Biruk Seyoum et Luca Carloni. 2023. EigenEdge : exécution logicielle en temps réel à la périphérie avec RISC-V et des accélérateurs matériels. Dans Actes de la Semaine des systèmes cyber-physiques et de l'Internet des objets 2023 (CPS-IoT Week '23). Association pour les machines informatiques, New York, NY, États-Unis, 209–214. https://doi.org/10.1145/3576914.3587510

• Contenu propulsé par le référencement et distribution de relations publiques. Soyez amplifié aujourd'hui.
• PlatoAiStream. Intelligence des données Web3. Connaissance Amplifiée. Accéder ici.
• Frapper l'avenir avec Adryenn Ashley. Accéder ici.
• Achetez et vendez des actions de sociétés PRE-IPO avec PREIPO®. Accéder ici.
• La source: https://semiengineering.com/edge-hw-sw-co-design-platform-integrating-risc-v-and-hw-accelerators/