Développement de ReRAM en tant que mémoire sur puce de nouvelle génération pour l'apprentissage automatique, le traitement d'images et d'autres applications CPU avancées

Dans le fonctionnement moderne des processeurs, 80 à 90 % de la consommation d'énergie et des retards de synchronisation sont causés par le mouvement des données entre le processeur et la mémoire hors puce. Pour atténuer ce problème de performances, les concepteurs ajoutent de la mémoire supplémentaire sur puce à leurs processeurs. Traditionnellement, la SRAM est le type de mémoire CPU sur puce le plus largement utilisé. Malheureusement, la SRAM est actuellement limitée à une taille de plusieurs centaines de mégaoctets. Cette contrainte de mémoire sur puce peut s'avérer insuffisante pour les applications de pointe.

Les futures applications CPU, telles que la programmation du modèle de langage AI et le traitement d'images pour la vidéo 8K UHD, nécessiteront une bande passante d'accès à la mémoire E/S de l'ordre de 10 téraoctets/s. Pour répondre à ces exigences de bande passante, la mémoire du processeur sur puce devra être supérieure à 1 téraoctet. Une alternative SRAM pourrait être nécessaire pour répondre à ces futurs besoins en mémoire sur puce. Une solution possible à ce problème serait d’utiliser la mémoire résistive à accès aléatoire (ReRAM). [1,2,3]

Un dispositif ReRAM est une cellule de mémoire non volatile qui contient des matériaux memristors. Ces matériaux agissent comme un isolant diélectrique. Lorsqu’une tension suffisamment élevée est appliquée, un chemin de conduction se forme. Les matériaux de mémoire typiques utilisés comme memristors incluent HfO₂, Ta₂O₅et TiO₂. [4] L'état résistif de la cellule mémoire peut être lu à l'aide de circuits électroniques pour déterminer si la cellule mémoire est programmée ou effacée, identifiant ainsi l'état du bit mémoire. Les cellules mémoire ReRAM peuvent être empilées verticalement, comme l'architecture 3D-NAND, pour augmenter la densité de stockage.

Dans cet article, Fabrication virtuelle SEMulator3D sera utilisé pour la recherche de processus et la visualisation d'architectures ReRAM 3D potentielles. Nous évaluerons la résistance des cellules en fonction de la forme des cellules mémoire, ainsi que les performances Id-Vg du transistor à canal intégré dans un dispositif ReRAM.

Un modèle ReRAM 3D est présenté dans la figure 1. L'appareil comporte 64 couches de lignes de mots (WL) avec des piliers placés dans un réseau hexagonal espacé. Les lignes de mots sont formées de couches alternées de conducteurs métalliques et d'oxyde diélectrique. Les piliers sont gravés à travers le WL, puis une fine couche de matériau à mémoire est déposée sur les parois latérales des piliers. Le matériau à mémoire de forme est retiré du bas et du haut des piliers, ne laissant que le matériau sur les parois latérales du pilier. Les piliers sont ensuite remplis de métal réfractaire et de tungstène.

Sous les couches du réseau se trouvent des contacts et des interconnexions métalliques avec la source, le drain et les grilles des transistors à effet de champ à grille complète (GAA FET). Le drain du transistor se connecte au pilier de la matrice mémoire et se combine avec le circuit WL pour assurer la fonction de chaque cellule mémoire.

La cellule mémoire est constituée de deux électrodes métalliques : la ligne conductrice métallique et une électrode métallique réfractaire (figure 2). Lors de la simulation de processus virtuel de cet appareil, nous utiliserons des variables de processus pour définir et réinitialiser le memristor. Une tension délibérément appliquée créera des chemins conducteurs microscopiques appelés filaments conducteurs. Lorsque des signaux électriques de polarités différentes sont appliqués, les ions chargés à l'intérieur du memristor se déplacent pour former (fixer) ou dissoudre (réinitialiser) le filament conducteur.

La résistance du filament conducteur varie selon les différentes tensions du programme. L'état de faible résistance est de l'ordre de 10 k ohms (réglage) et l'état de résistance élevée est de l'ordre de 1 M ohms (réinitialisation). [5] Nous avons développé un modèle virtuel pour démontrer les résistances de commutation d'un dispositif ReRAM 3D, avec les résultats affichés dans la figure 3. L'état hautement résistif du memristor est environ 100 fois plus élevé que l'état faiblement résistif.

Un plan d'expériences virtuel (DOE) a ensuite été exécuté pour mieux comprendre la corrélation entre le rapport de résistance des cellules mémoire et la taille et la forme de la cellule mémoire. Les variables de l'expérience étaient le pilier CD, l'épaisseur WL et l'épaisseur du memristor. L'analyse des résultats du DOE indique que le CD du pilier et l'épaisseur du memristor ont entraîné la réponse la plus significative. La figure 4 affiche un tracé de contour du rapport de résistance des cellules mémoire par rapport à ces deux variables. Il y avait un changement 3X dans la résistance de la cellule mémoire pour des valeurs élevées de rayon de pilier et d'épaisseur de memristor. Les différences de forme de la cellule mémoire sur la plage étudiée n'affecteront pas la capacité à lire les états de mémoire du memristor, mais pourraient affecter la capacité à discerner les états du programme dans un dispositif multibit par cellule.

Le memristor peut être programmé en utilisant un courant < 0.10 uA et une tension < 0.5 V. Ces paramètres de tension et de courant permettront aux memristors (mémoire ReRAM) de s'intégrer facilement en tant que mémoire sur puce dans des dispositifs logiques avancés. La simulation de dispositif SEMulator3D a déjà démontré qu'un transistor sous-réseau GAA FET devrait être capable de piloter la tension et le courant requis par les états de réglage et de réinitialisation d'une cellule mémoire memristor. [6]

Deux problèmes majeurs des processeurs modernes sont la consommation d'énergie et le temps de retard provoqué par le mouvement des données entre le processeur et la mémoire hors puce. Augmenter la taille de la mémoire sur puce peut résoudre ces problèmes. Dans cette étude, nous avons utilisé SEMulator3D pour étudier l'intégration d'une alternative SRAM (ReRAM) au CPU pour la mémoire sur puce. Nous avons utilisé un modèle virtuel pour mieux comprendre les étapes du processus et les problèmes potentiels de configuration des cellules de memristor individuelles. Nous avons également réalisé des études pour examiner les états d'activation et de réinitialisation du memristor et l'effet des dimensions du dispositif (forme et taille des cellules de mémoire) sur la résistance des lignes de mots. Nous avons souligné que la mémoire embarquée ReRAM peut être intégrée à une logique avancée, en utilisant une sortie électrique de transistor GAA pFET pour définir et réinitialiser les cellules memristor. Ces résultats confirment que la mémoire résistive à accès aléatoire (ReRAM) est une alternative prometteuse à la mémoire SRAM intégrée pour les futures applications logiques à large bande passante.

Bibliographie

1. Lanza, Mario (2014). "Une revue sur la commutation résistive dans les diélectriques à haute k : un point de vue à l'échelle nanométrique utilisant un microscope à force atomique conductrice". Matériaux, vol. 7, numéro 3, pp. 2155-2182, est ce que je:10.3390/ma7032155.
2. N. Sedghi et al, « Le rôle du dopage à l'azote dans ALD Ta2O5 et son influence sur la commutation cellulaire multiniveau dans RRAM », mars 2017, Applied Physics Letters, DOI : 10.1063/1.4978033.
3. Y. Bai, et al, « Étude des caractéristiques multiniveaux de la mémoire à commutation résistive verticale 3D » Rapports scientifiques volume 4, numéro d'article : 5780 (2014)
4. Chen, YC, Sarkar, S., Gibbs, JG, Huang, Y., Lee, JC, Lin, CC et Lin, CH (2022). «Mémoire résistive double fonction de forme nano-hélicoïdale pour application de réseaux croisés à faible puissance.», ACS Applied Engineering Materials, 1(1), 252-257.
5. Y. Wu et al, « Nanometer-Scale HfOx RRAM », IEEE Electron Device Letters, Volume : 34, numéro : 8, août 2013), doi : 10.1109/LED.2013.2265404
6. V. Sreenivasulu, et al, « Analyse de circuits et optimisation du FET à nanofils GAA vers une faible puissance et une commutation élevée », 11 novembre 2021, Informatique, doi : 10.1007/s12633-022-01777-6.