طراحی سرور با رابط CXL کارآمد پین (Georgia Tech)

یک مقاله فنی جدید با عنوان "موردی برای پردازنده های سرور CXL-Centric" توسط محققان در Georgia Tech نوشته شده است.

چکیده:
سیستم حافظه یک عامل تعیین کننده عملکرد اصلی برای پردازنده های سرور است. تعداد هسته‌ها و مجموعه‌های داده در حال رشد مستلزم پهنای باند و ظرفیت بالاتر و همچنین تأخیر کمتری از سیستم حافظه است. برای همگامی با تقاضاهای رو به رشد، DDR - رابط پردازنده غالب به حافظه در دو دهه گذشته - پهنای باند بالاتری را در هر نسل ارائه کرده است. با این حال، از آنجایی که هر رابط DDR موازی به تعداد زیادی پین روی تراشه نیاز دارد، پهنای باند حافظه پردازنده در نهایت توسط تعداد پین آن که یک منبع کمیاب است، محدود می‌شود. با پهنای باند محدود، درخواست‌های حافظه متعدد معمولاً برای هر کانال حافظه انجام می‌شود، که منجر به تاخیرهای قابل توجه در صف می‌شود که اغلب زمان سرویس DRAM را تحت الشعاع قرار می‌دهد و عملکرد را کاهش می‌دهد.

ما CoaXiaL را ارائه می‌کنیم، طراحی سروری که با جایگزین کردن تمام رابط‌های DDR به پردازنده با رابط کارآمدتر CXL بر محدودیت‌های پهنای باند حافظه غلبه می‌کند. پذیرش گسترده و شتاب صنعتی CXL چنین انتقالی را ممکن می‌سازد و پهنای باند 4× در هر پین را در مقایسه با DDR در سربار تأخیر متوسط ​​ارائه می‌دهد. ما نشان می‌دهیم که برای طیف وسیعی از بارهای کاری، حق بیمه تأخیر CXL با پهنای باند بالاتر آن جبران می‌شود. همانطور که CoaXiaL درخواست های حافظه را در کانال های بیشتری توزیع می کند، تاخیرهای صف را به شدت کاهش می دهد و در نتیجه مقدار متوسط ​​و واریانس تاخیر دسترسی به حافظه را کاهش می دهد. ارزیابی ما با انواع بارهای کاری نشان می‌دهد که CoaXiaL عملکرد سرورهای با توان عملیاتی چند هسته‌ای را به طور متوسط ​​1.52× و تا 3× بهبود می‌بخشد.

یافتن مقاله فنی اینجا. ممکن است 2023.

نویسندگان: آلبرت چو، آنیش ساکسنا، معین الدین قریشی، الکساندروس داگلیس. arXiv:2305.05033v1.
https://doi.org/10.48550/arXiv.2305.05033

• محتوای مبتنی بر SEO و توزیع روابط عمومی. امروز تقویت شوید.
• PlatoAiStream. Web3 Data Intelligence دانش تقویت شده دسترسی به اینجا.
• ضرب کردن آینده با آدرین اشلی. دسترسی به اینجا.
• خرید و فروش سهام در شرکت های PRE-IPO با PREIPO®. دسترسی به اینجا.
• منبع: https://semiengineering.com/server-design-with-pin-efficient-cxl-interface-georgia-tech/