مسابقه تراشه های سه بعدی/بسته بندی نسل بعدی آغاز شد

اولین موج تراشه ها با استفاده از فناوری به نام پیوند هیبریدی وارد بازار می شود و زمینه را برای عصر جدید و رقابتی محصولات تراشه های مبتنی بر سه بعدی و بسته های پیشرفته فراهم می کند.

AMD اولین فروشنده ای است که تراشه هایی را با استفاده از پیوند هیبریدی مسی رونمایی کرد، یک فناوری پیشرفته انباشته قالب که نسل بعدی دستگاه ها و بسته های سه بعدی را قادر می سازد. پیوند هیبریدی با استفاده از اتصالات کوچک مس به مس، تراشه ها را روی هم می چیند و به هم متصل می کند و چگالی و پهنای باند بالاتری نسبت به طرح های اتصال انباشته تراشه های موجود فراهم می کند.

AMD از فناوری پیوند هیبریدی از TSMC استفاده می کند که اخیراً نقشه راه خود را در این عرصه به روز کرده است. اینتل، سامسونگ و دیگران نیز در حال توسعه پیوند هیبریدی هستند. و علاوه بر AMD، سایر مشتریان تراشه نیز به این فناوری نگاه می کنند.

چارلز شی، تحلیلگر Needham می‌گوید: «TSMC می‌گوید فناوری آن احتمالاً توسط همه مشتریان محاسباتی با عملکرد بالا مورد استفاده قرار خواهد گرفت. پیوند ترکیبی همچنین در نقشه راه همه، یا حداقل در رادار همه، در برنامه های تلفن همراه است.

یک فرآیند نسبتاً جدید که در یک کارخانه نیمه هادی انجام می شود، پیوند هیبریدی مس، یک فناوری پیشرفته انباشته چیپ است که به مشتریان تراشه مزایای رقابتی ارائه می دهد. مطمئناً چیپ چیپ‌ها چیز جدیدی نیست و سال‌ها است که در طراحی‌ها استفاده می‌شود. چیزی که جدید است این است که پیوند هیبریدی طراحی های سه بعدی تقریباً یکپارچه را امکان پذیر می کند.

اکثر تراشه ها به پیوند هیبریدی نیاز ندارند. برای بسته‌بندی، پیوند هیبریدی عمدتاً برای طرح‌های سطح بالا کاهش می‌یابد، زیرا این یک فناوری گران‌قیمت است که شامل چندین چالش در تولید است. اما گزینه‌های جدیدی را در اختیار این سازندگان تراشه قرار می‌دهد و راه را به سمت طراحی‌های سه بعدی نسل بعدی، مکعب‌های حافظه یا DRAM‌های سه بعدی و بسته‌های پیشرفته‌تر هموار می‌کند.

راه های مختلفی برای توسعه این نوع محصولات وجود دارد، از جمله مدل چیپلت. برای تراشه ها، یک سازنده تراشه ممکن است منویی از قالب های مدولار در یک کتابخانه داشته باشد. سپس مشتریان می توانند چیپلت ها را با هم ترکیب کرده و آنها را در یک نوع بسته موجود یا معماری جدید ادغام کنند. در یکی از نمونه‌های این روش، AMD دو چیپ‌لت توسعه‌یافته داخلی - یک پردازنده و قالب SRAM - را روی هم قرار داد که در نتیجه یک بسته سه‌بعدی ایجاد شد که یک MPU با کارایی بالا را با حافظه پنهان در بالا ترکیب می‌کند. قالب ها با استفاده از پیوند هیبریدی به هم متصل می شوند.

راه های دیگری برای پیاده سازی چیپلت ها وجود دارد. به طور سنتی، برای پیشبرد یک طرح، فروشندگان یک طرح را توسعه می دادند سیستم روی تراشه (SoC) و عملکردهای بیشتری را در هر نسل روی دستگاه ادغام کنید. این رویکرد مقیاس‌پذیری تراشه در هر نوبت دشوارتر و گران‌تر می‌شود. در حالی که یک گزینه برای طراحی های جدید باقی می ماند، چیپلت ها به عنوان جایگزینی برای توسعه تراشه های پیچیده در حال ظهور هستند.

با چیپلت‌ها، یک SoC بزرگ به قالب‌های کوچک‌تر یا بلوک‌های IP تقسیم می‌شود و دوباره در یک طرح کاملاً جدید جمع می‌شود. در تئوری، رویکرد چیپلت، زمان رسیدن به بازار را با هزینه های کمتر تسریع می کند. پیوند هیبریدی یکی از عناصر متعددی است که این فناوری را فعال می کند.

شکل 1: فناوری 3D V-Cache AMD حافظه نهان را روی یک پردازنده قرار می دهد. منبع: AMD

منظره بسته بندی
چیپلت ها به خودی خود یک نوع بسته بندی نیستند. آنها بخشی از روشی هستند که شامل یکپارچه سازی ناهمگن است، که در آن قالب های پیچیده در یک بسته پیشرفته مونتاژ می شوند.

بسته بندی آی سی خود بازار پیچیده ای است. در آخرین شمارش، صنعت نیمه هادی حدود 1,000 نوع بسته بندی را توسعه داده است. یکی از راه‌های تقسیم‌بندی بازار بسته‌بندی، از طریق نوع اتصال است که شامل سیم‌پیوند، فلیپ چیپ، بسته‌بندی در سطح ویفر (WLP) و ویزای سیلیکونی (TSV) است. اینترکانکت ها برای اتصال یک قالب به دیگری در بسته ها استفاده می شوند.

در حالی که فشاری برای افزایش تراکم در بسته‌ها وجود دارد، بسیاری از این دستگاه‌ها هنوز بر پایه فناوری‌های قدیمی‌تر مانند اتصال سیم و تراشه‌های متحرک هستند. در فلیپ چیپ، برجستگی های مسی ریز بر اساس مواد لحیم کاری در بالای یک تراشه تشکیل می شود. سپس دستگاه برگردانده شده و بر روی یک قالب یا تخته جداگانه نصب می شود، بنابراین برجستگی ها روی پدهای مسی قرار می گیرند تا اتصالات الکتریکی ایجاد شود. در Flip-chip، گام های برآمدگی روی یک تراشه از 300μm تا 50μm متغیر است. گام به فضای معینی بین برجستگی های مجاور روی قالب اشاره دارد.

ما همچنان شاهد بسته‌های درشت گام در 140μm تا 150μm هستیم. آنت تنگ، مدیر ارشد فناوری Promex، شرکت مادر، گفت: این موضوع هنوز هم جریان اصلی است و به این زودی ها تغییر نخواهد کرد. فناوری های QP.

در همین حال، فرآیندهای WLP برای ساخت بسته‌های فن‌آوت استفاده می‌شوند که به عنوان یک فناوری نسبتاً درشت شروع شد. OSAT ها اکنون در تلاش هستند تا با کوچک کردن خطوط و فضاها و با افزودن ستون ها و سایر ساختارهای سه بعدی در بالای آنها، تراکم فن اوت ها را افزایش دهند.

ویلیام چن، یکی از همکارانش گفت: «(Fan-out) یک نوع بسته کوچک مینیاتوری شده با حجم بالا برای گوشی های هوشمند و سایر برنامه های کاربردی تلفن همراه را نشان می دهد. ASE. ما همچنین دارای حوزه نوآوری پر جنب و جوشی هستیم که در زمینه های محاسباتی با عملکرد بالا، هوش مصنوعی، یادگیری ماشینی و موارد دیگر خدمت می کند.

در همین حال، 2.5D به طور فزاینده ای برای برنامه های کاربردی با عملکرد بالا، مانند مرکز دادهها، در حالی که بسته بندی سه بعدی واقعی تازه شروع شده است. با 3D، قالب ها در کنار هم در بالای یک interposer قرار می گیرند که دارای TSV است. TSV ها یک اتصال الکتریکی از قالب ها به برد را فراهم می کنند.

شکل 2: نمونه هایی از بسته های 2.5 بعدی، خروجی فن با چگالی بالا (HDFO)، بسته های دارای پل، و چیپلت ها. منبع: آمکور

2.5D چندین مشکل را حل می کند. در بسیاری از سیستم ها، یک پردازنده، DRAM و سایر دستگاه ها روی یک برد قرار می گیرند. داده ها بین پردازنده و DRAM حرکت می کنند، اما گاهی اوقات این تبادل باعث تاخیر و افزایش مصرف انرژی می شود. در پاسخ، بسیاری از سیستم‌های پیشرفته از بسته‌های 2.5 بعدی با ASIC و HBM استفاده می‌کنند. این اجازه می دهد تا حافظه به عملکردهای پردازش نزدیک تر شود و توان عملیاتی سریع تری داشته باشد.

بسیاری از این گزینه‌های بسته‌بندی می‌توانند از چیپ‌لت‌ها پشتیبانی کنند، جایی که قالب‌ها با توجه به نیازهای سازنده چیپ‌ساز مخلوط و مطابقت داده می‌شوند. شیائو لیو، مدیر ارشد برنامه در Brewer Science گفت: «سیستم را می توان با استفاده از بهترین اجزای پردازنده با گره فرآیندی عملکرد/هزینه بهینه بهینه کرد.

فروشندگان با استفاده از رویکرد چیپلت، معماری های سه بعدی را توسعه داده اند. به عنوان مثال، اینتل اخیرا یک پلتفرم CPU سه بعدی را معرفی کرده است. این یک هسته پردازنده 3 نانومتری را با چهار هسته پردازنده 3 نانومتری در یک بسته ترکیب می کند.

همه بسته‌های رده بالا با هوش مصنوعی و سایر برنامه‌ها رشد می‌کنند. هوش مصنوعی شامل محاسبات با عملکرد بالا (HPC) است. ما شاهد تقاضای زیادی برای BGA فلیپ چیپ هستیم که به برنامه های کاربردی هوش مصنوعی یا HPC مرتبط است. Choon Lee، مدیر ارشد فناوری، گفت: این شامل 2.5 بعدی، 3 بعدی یا فن‌آوت با چگالی بالا نیز می‌شود. JCET.

هر یک از این بسته ها از یک یا چند فرآیند تولید متفاوت استفاده می کنند. آنچه در میان اکثر بسته های پیشرفته رایج است، فناوری اتصال است. در این مورد، نحوه چیدمان و چسباندن قالب ها را در یک بسته مشخص می کند.

پردازنده‌های سه‌بعدی اینتل، HBM و سایر تراشه‌های اینتل از ریزبرآمدگی‌های کوچک مسی به عنوان طرح‌های اتصال درون بسته، همراه با فرآیند فلیپ چیپ استفاده می‌کنند. با HBM، برجستگی های کوچک مسی در هر طرف قالب های DRAM ایجاد می شود. سپس برجستگی‌های روی آن قالب‌ها به یکدیگر متصل می‌شوند، گاهی اوقات با استفاده از پیوند فشرده‌سازی حرارتی (TCB). در حین کار، یک سیستم TCB قالب ها را می گیرد، آنها را تراز می کند و تراشه ها را با استفاده از نیرو و گرما به هم متصل می کند.

امروزه پیشرفته‌ترین ریزبرآمدگی‌ها شامل گام 40 میکرومتر است که برابر با اندازه‌های 20 میکرومتر تا 25 میکرومتر با فاصله 15 میکرومتر بین برجستگی‌های مجاور روی قالب است. در تحقیق و توسعه، فروشندگان در حال کار بر روی دستگاه هایی با گام های بالای 40 میکرومتر هستند. در اینجا، مشتریان چند گزینه دارند. اول، آنها می توانند تراشه هایی را با استفاده از میکروبامپ های موجود توسعه دهند. اساساً، ریزبرآمدگی‌های مبتنی بر لحیم کاری از گام‌های 40 میکرومتر امروزی به 10 میکرومتر گسترش می‌یابند، جایی که بخار این طرح‌ها تمام می‌شود.

"مدیریت قطعات کوچک درپوش لحیم کاری بر روی برآمدگی های کوچک لحیم کاری توزیع خاص خود را از جرم لحیم کاری موجود دارد. مایک کلی، معاون توسعه و ادغام بسته‌بندی پیشرفته در شرکت می‌گوید و در برخی موارد، این موارد قابل اعتماد نیستند. آمکور. در جایی بین 20μm و 10μm، مشتریان به رویکرد ترکیبی خواهند رفت. مزایای زیادی دارد. قدرت بین قالب کم است. مسیر سیگنالینگ الکتریکی عالی است.

در پیوند هیبریدی، قالب ها با استفاده از اتصالات کوچک مس به مس متصل می شوند، نه برجستگی. برای بسته بندی، نقطه شروع پیوند هیبریدی، گام های 10μm و بالاتر است.

هر دو میکروبامپ و باندینگ هیبریدی گزینه های مناسبی هستند. مشتریان بسته به کاربرد می توانند از یکی یا دیگری در بسته ها استفاده کنند.

چرا پیوند هیبریدی؟
پیوند هیبریدی جدید نیست. برای سال ها، فروشندگان سنسور تصویر CMOS از آن استفاده می کردند. برای ساخت حسگر تصویر، یک فروشنده دو ویفر مختلف را در یک فاب پردازش می کند. ویفر اول از تعداد زیادی قالب تشکیل شده است که هر کدام از یک آرایه پیکسلی تشکیل شده است. ویفر دوم از قالب های پردازشگر سیگنال تشکیل شده است.

سپس، با استفاده از پیوند هیبریدی، ویفرها با اتصالات مس به مس در سطح میکرومتر به یکدیگر متصل می شوند. سپس قالب های روی ویفر به شکل مکعب در می آیند و حسگرهای تصویر را تشکیل می دهند.

این فرآیند برای بسته بندی تقریباً یکسان است. اما برای بسته بندی، پیوند هیبریدی شامل مجموعه متفاوتی از چالش های مونتاژی است، به همین دلیل است که تا همین اواخر وارد تولید نشده است.

نوید بزرگی دارد. اواخر سال گذشته، AMD یک پردازنده سرور با استفاده از پیوند هیبریدی معرفی کرد. اخیرا AMD Ryzen 7 5800X3D را معرفی کرده است که یک پردازنده دسکتاپ پیشرفته است. با استفاده از پیوند هیبریدی، یک SRAM 7 نانومتری روی یک پردازنده 7 نانومتری انباشته و متصل می شود. در واقع، 64 مگابایت حافظه کش L3 روی پردازنده انباشته شده است که تراکم حافظه را سه برابر می کند.

سپس، در R&D، تحولات متعددی در عرصه وجود دارد. به عنوان مثال، با استفاده از هر دو میکروبرآمدگی و پیوند هیبریدی، Imec چیزی را توسعه داده است که آن را 3D-SoCs می نامد. در 3D-SoC ها، می توانید هر تعداد دای مانند حافظه روی منطق را روی هم قرار دهید. برای این کار، حافظه و منطق را به عنوان یک SoC واحد طراحی می‌کنید.

پیوند هیبریدی پیشرفته ترین اتصالات را در این دستگاه ها امکان پذیر می کند. برای تحقق چنین مدارهای 3D-SoC، زمین اتصال سه بعدی باید فراتر از وضعیت فعلی فعلی مقیاس شود. اریک بین، عضو ارشد، معاون تحقیق و توسعه و مدیر یکپارچه‌سازی سیستم سه‌بعدی، گفت: تحقیقات کنونی ما امکان تحقق چنین اتصال‌هایی را در گام 3 میکرومتر برای انباشته شدن قالب و 7 نانومتر برای ویفر به ویفر نشان داده است. برنامه در Imec، در مقاله ای در IEDM.

با این وجود، AMD از فناوری پیوند هیبریدی TSMC استفاده می کند که SoIC نام دارد. به گفته AMD، فناوری TSMC در مقایسه با میکروبامپ‌ها، بیش از 200 برابر چگالی اتصال و 15 برابر تراکم اتصال را فراهم می‌کند. لیزا سو، رئیس و مدیر عامل شرکت، گفت: "این یکپارچگی بسیار کارآمدتر و متراکم تر را با استفاده از یک سوم انرژی در هر سیگنال نسبت به رویکردهای رقابتی ممکن می کند." AMD.

در همین حال، در ارائه ای در کنفرانس اخیر IEDM، داگلاس یو، معاون رئیس جمهور در TSMC، جزئیات بیشتری در مورد نقشه راه SoIC این شرکت ارائه کرد. این مسیر مقیاس بندی بامپیچ پیوند هیبریدی را برای مشتریان مشخص می کند.

در نقشه راه SoIC، TSMC با گام اوراق قرضه 9μm شروع می شود که امروز در دسترس است. سپس، قصد دارد یک زمین 6 میکرومتر و به دنبال آن 4.5μm و 3μm معرفی کند. به عبارت دیگر، این شرکت امیدوار است که هر دو سال یکبار یک باند جدید را معرفی کند و در هر نسل 70 درصد افزایش مقیاس ایجاد کند.

راه های مختلفی برای پیاده سازی SoIC وجود دارد. به عنوان مثال، AMD یک پردازنده 7 نانومتری و SRAM طراحی کرده است که توسط TSMC ساخته شده است. سپس، با استفاده از SoIC، TSMC قالب‌ها را با گام باند 9μm متصل کرد.

در تئوری، با گذشت زمان، می‌توانید تراشه‌های پیشرفته مختلفی را توسعه دهید و آنها را با استفاده از فناوری TSMC در زمین‌های مختلف به هم متصل کنید.

مطمئناً، این فناوری جایگزین مقیاس بندی تراشه های سنتی نمی شود. برعکس، مقیاس تراشه ادامه دارد. هر دو TSMC و سامسونگ در حال افزایش فرآیندهای منطقی 5 نانومتری خود با 3 نانومتر و فراتر از آن در تحقیق و توسعه هستند.

در یک زمان، جابجایی از یک گره فرآیندی بعدی، افزایش قابل توجهی از نظر قدرت، عملکرد و مساحت (PPA) برای تراشه ها ایجاد کرد. اگرچه در جدیدترین نودها، مزایای PPA در حال کاهش است.

از بسیاری جهات، پیوند هیبریدی یکی از راه‌های تقویت سیستم‌ها است. "در گذشته، بیشتر مزایای PPA توسط سیلیکون انجام می شود. مردم قبلاً اجازه می دادند مقیاس تراشه عملکرد سیستم را هدایت کند. اما اکنون، پوسته پوسته شدن تراشه به عنوان یک موتور، کمی بخار را از دست می دهد.» Needham's Shi گفت. "در نهایت، شما می خواهید پیوند هیبریدی برای بالا بردن PPA کلی در سطح سیستم داشته باشید. اگر می خواهید از نظر فنی دقیق تر باشید، من SoIC را به عنوان یک ابزار قدرتمند در جعبه ابزار در دسترس مشتریان TSMC قرار می دهم. SoIC یک تقویت کننده PPA عالی برای بارهای کاری خاص است.

اینتل، سامسونگ و سایرین نقشه راه پیوند هیبریدی خود را منتشر نکرده اند.

با این وجود، از نقطه نظر معماری، همه اینها آنقدرها هم که به نظر می رسد ساده نیستند. بسته های سه بعدی نسل بعدی ممکن است چندین چیپلت پیچیده را در گره های مختلف ترکیب کنند. برخی از قالب ها را می توان با استفاده از پیوند هیبریدی روی هم چیده و به هم چسباند. سایر قالب ها در جای دیگری از بسته قرار می گیرند. بنابراین برای اتصال همه قطعات به طیف وسیعی از فناوری ها نیاز است.

ریچارد اوت، رئیس و مدیرعامل پرومکس، گفت: «پیوند هیبریدی ممکن است برای کسانی که به دنبال توسعه محصولات محاسباتی با کارایی بالا هستند، لازم باشد. برای ساختارها و کاربردهای دوبعدی، تراشه‌ها احتمالاً با استفاده از روش‌های چگالی بالا به هم متصل می‌شوند. اینها شامل interposers هستند. IC های سه بعدی به چیپلت های انباشته و در نتیجه TSV و ستون های مسی و همچنین فرآیندهای اتصال دوبعدی با چگالی بالا نیاز دارند.

چالش های دیگری نیز وجود دارد. در یک بسته، همه قالب‌ها باید با استفاده از پیوندها و رابط‌های مرگ به مرگ با یکدیگر ارتباط برقرار کنند. بیشتر این پیوندهای مرگ به مرگ اختصاصی هستند. حرکتی برای توسعه پیوندهای استاندارد باز وجود دارد. "بزرگترین مانع برای تبدیل شدن چیپلت ها به IP جدید، استانداردسازی است. اوت گفت: رابط‌های ارتباطی استاندارد/مشترک بین چیپ‌لت‌ها باید ایجاد شود تا این امر در بین چندین ارائه‌دهنده بسته‌بندی قابل اجرا باشد.

چالش های تولید
در همین حال، در بخش تولید، دو نوع فرآیند مونتاژ از پیوند هیبریدی استفاده می کنند - ویفر به ویفر و دای به ویفر.

در ویفر به ویفر، تراشه ها روی دو ویفر در یک فاب پردازش می شوند. سپس یک ویفر باندر دو ویفر را می گیرد و آنها را به هم می چسباند. در نهایت، قالب های انباشته شده روی ویفر به صورت مکعبی بریده شده و آزمایش می شوند.

دای به ویفر گزینه دیگری است. مانند ویفر به ویفر، چیپس ها روی ویفرها در یک فاب پردازش می شوند. قالب ها از یک ویفر خرد می شوند. سپس، آن قالب ها روی یک ویفر پایه چسبانده می شوند. در نهایت، قالب های انباشته شده روی ویفر به صورت مکعبی بریده شده و آزمایش می شوند.

شکل 3: جریان ویفر به ویفر. منبع: لتی

شکل 4: جریان دای به ویفر. منبع: لتی

از همان ابتدا، داشتن قالب هایی با بازده خوب مهم است. قالب ها با بازده کمتر می توانند بر عملکرد محصول نهایی تأثیر بگذارند. بنابراین، داشتن یک استراتژی تست خوب از قبل ضروری است.

عادل الشربینی، مهندس ارشد ارشد در این باره گفت: «برخی از قالب ها ممکن است دارای نقص های تولیدی باشند که در حالت ایده آل در طول آزمایش بررسی می شود. اینتل، طی یک ارائه در IEDM. با این حال، اگر پوشش آزمایشی 100٪ نباشد، ممکن است برخی از این قالب ها به عنوان قالب های خوب قبول شوند. این یک چالش خاص است. قالب های معیوب ممکن است منجر به بازده نهایی سیستم کمتر شود، به خصوص با افزایش تعداد قالب ها.

علاوه بر یک استراتژی تست خوب، یک جریان فرآیند صحیح مورد نیاز است. فرآیند پیوند هیبریدی در یک اتاق تمیز در یک کارخانه نیمه هادی انجام می شود، نه در یک خانه بسته بندی مانند اکثر انواع بسته بندی.

انجام این فرآیند در یک اتاق تمیز فوق العاده مهم است. اتاق های تمیز بر اساس سطوح تمیزی طبقه بندی می شوند که بر اساس تعداد و اندازه ذرات مجاز در هر حجم هوا است. به طور کلی، فابریک های نیمه هادی دارای اتاق های تمیز با استاندارد ISO کلاس 5 یا تمیزتر هستند. طبق استاندارد American Cleanroom Systems، در کلاس ISO 5، اتاق تمیز باید کمتر از 3,520 ذره در اندازه های > 0.5 میکرومتر بر متر مکعب داشته باشد. اتاق تمیز ISO کلاس 5 معادل استاندارد قدیمی کلاس 100 است.

در برخی موارد، مونتاژ آی سی در OSAT در اتاق های تمیز ISO 7 یا کلاس 10,000 یا بالاتر انجام می شود. این برای اکثر انواع بسته بندی کار می کند، اما برای پیوند هیبریدی نه. در این فرآیند، ذرات ریز می توانند به جریان حمله کنند و باعث خرابی دستگاه شوند.

مطمئناً OSAT ها می توانند امکاناتی با اتاق های تمیز ISO 5 بسازند، اما این یک تلاش پرهزینه است. پیوند هیبریدی به تجهیزات نسبتاً گرانی نیاز دارد. بعلاوه، پیوند هیبریدی شامل چندین مرحله است که برای فروشندگان نیمه هادی آشناتر است.

در هر دو جریان ویفر به ویفر و دای به ویفر، فرآیند با یک فرآیند دمشق در فاب شروع می شود. برای این کار، یک لایه دی اکسید سیلیکون در یک طرف ویفر قرار می گیرد. سپس، تعداد زیادی ویاس کوچک روی سطح نقش می‌بندند. این الگوها حکاکی شده اند و تعداد زیادی ورقه کوچک به اندازه میکرومتر روی ویفر ایجاد می کنند.

سپس مواد مسی در کل ساختار رسوب می کنند. سطح با استفاده از سیستم شیمیایی مکانیکی پولیش (CMP) مسطح می شود. این ابزار با استفاده از نیروهای مکانیکی یک سطح را صیقل می دهد.

فرآیند CMP مواد مسی را از بین می برد و سطح را جلا می دهد. چیزی که باقی می ماند مواد متالیزاسیون مس در گذرگاه های کوچک است.

کل فرآیند چندین بار تکرار می شود. در نهایت، ویفر دارای چند لایه است. هر لایه دارای مسیرهای کوچک مسی است که در لایه های مجاور به یکدیگر متصل می شوند. لایه بالایی از ساختارهای مسی بزرگتری تشکیل شده است که به آنها باند پد می گویند. مواد دی الکتریک، پدهای باند کوچک را احاطه کرده اند.

با این وجود، فرآیند دمشق، به ویژه CMP، چالش برانگیز است. این نیاز به کنترل دقیق در سراسر سطح ویفر دارد. [روی ویفر]، سطح دی الکتریک باید: (1) بسیار صاف باشد تا از نیروهای جاذبه قوی هنگام اتصال قالب ها اطمینان حاصل شود. و (2) توپوگرافی بسیار کم برای جلوگیری از حفره ها یا تنش های غیر ضروری در پیش پیوند دی الکتریک،" الشربینی در مقاله ای در IEDM گفت.

با این حال، در طول این فرآیندها، مشکلات متعددی ممکن است رخ دهد. ویفرها تمایل به افتادگی یا خم شدن دارند. سپس، در طول فرآیند CMP، ابزار می تواند سطح را بیش از حد صیقل دهد. فرورفتگی های پد مسی بیش از حد بزرگ می شوند. ممکن است برخی از لنت ها در طول فرآیند اتصال به یکدیگر نپیوندند. اگر کم جلا داده شود، باقی مانده مس می تواند شورت الکتریکی ایجاد کند.

در پیوند هیبریدی، فرآیندهای استاندارد CMP ممکن است این کار را انجام ندهند. الشربینی گفت: «این نیاز به پردازش ویژه CMP برای کنترل نسبت اچ شیمیایی به مکانیکی و همچنین تعداد مراحل CMP برای حفظ صافی سطح دی الکتریک دارد.

پس از CMP، ویفرها تحت یک مرحله اندازه گیری قرار می گیرند. یک ابزار مترولوژی توپوگرافی سطح را اندازه گیری و مشخص می کند.

چالش‌های اصلی فرآیند پیوند هیبریدی مس شامل کنترل عیوب سطحی برای جلوگیری از حفره‌ها، ضخامت سطح ویفر و اندازه‌شناسی شکل همراه با کنترل پروفیل سطح در سطح نانومتری برای پشتیبانی از تماس باند پیوند هیبریدی قوی، و کنترل تراز کردن لنت‌های مسی در بالا است. استفن هیبرت، مدیر ارشد بازاریابی در می گوید KLA.

مراحل بیشتر
پس از مرحله اندازه گیری، ویفرها تحت یک فرآیند تمیز کردن و بازپخت قرار می گیرند. مرحله آنیل قالب ها را فعال می کند.

از اینجا، فرآیند می‌تواند در دو جهت انجام شود - ویفر به ویفر یا دای به ویفر. در ویفر به ویفر، شما قبلاً اولین ویفر (A) را پردازش کرده اید. سپس، ویفر دوم (B) با قالب‌ها تحت همین فرآیند قرار می‌گیرد (دماسن، CMP، مترولوژی).

سپس دو ویفر (A, B) با استفاده از پیوند هیبریدی به هم متصل می شوند. چیپس ها روی ویفر خرد شده و تست می شوند. دستگاه های انباشته شده به ساختارهای سه بعدی شبیه هستند.

در همین حال، در دای به ویفر، یک تراشه ساز اولین ویفر را می گیرد و قالب ها را فعال می کند. سپس تراشه های روی ویفر (A) به صورت مکعبی خرد شده و تست می شوند.

سپس، ویفر دوم (B) تحت یک فرآیند دمشق و به دنبال آن CMP و یک مرحله اندازه‌شناسی قرار می‌گیرد. آن ویفر مکعبی نیست و دست نخورده باقی می ماند. با استفاده از یک باندر، قالب های حاصل از ویفر فرآوری شده (A) روی ویفر پایه (B) روی هم چیده شده و چسبانده می شوند.

سپس تراشه ها بر روی ویفر انباشته شده خرد شده و آزمایش می شوند. این به نوبه خود دستگاه های سه بعدی را ایجاد می کند.

هم برای ویفر به ویفر و هم برای ویفر دای به ویفر، فروشندگان می توانند از یک سیستم باندر ویفر استفاده کنند. چندین فروشنده این سیستم ها را برای پیوند هیبریدی با دقت قرارگیری در سطح نانومتری می فروشند.

در حین کار، قالب ها روی یک واحد میز در داخل ویفر باندر قرار می گیرند. ویفر فرآوری شده روی یک میز ویفر جداگانه در باندر قرار می گیرد. قالب ها از روی میز برداشته می شوند، تراز می شوند و روی ویفر پردازش شده قرار می گیرند.

در این مرحله، بالشتک‌های پیوند دو ساختار با استفاده از یک فرآیند دو مرحله‌ای به هم متصل می‌شوند - این یک پیوند دی‌الکتریک به دی‌الکتریک است و به دنبال آن یک اتصال فلز به فلز است. Emilie Bourjot، مدیر پروژه یکپارچه سازی سه بعدی در توضیح داد: "پیوند هیبریدی مستقیم به پیوند مولکولی دو سطح متشکل از اتصالات مسی در یک ماتریس SiO2 اشاره دارد." اجازه دهید من. هنگامی که این دو سطح در دمای اتاق کاملاً در تماس هستند، پیوندهای واندروالس باعث ایجاد چسبندگی می‌شوند. سپس این پیوندها پس از یک بودجه حرارتی به پیوندهای کووالانسی و فلزی تبدیل می شوند.

فرآیند پیوند چالش برانگیز است. اولین موردی که باید در نظر گرفت دقت و توان عملیاتی است. ما باید از زمین بسیار خوب حمایت کنیم. الشربینی از اینتل گفت: ما باید بتوانیم قالب ها را با دقت بسیار دقیقی قرار دهیم. این امر از طریق بهینه‌سازی‌های طراحی به دست می‌آید تا اطمینان حاصل شود که ثابت‌های تراز، دید و کنتراست بسیار خوبی دارند، در حالی که مقدار زیادی از ناحیه فعال دای را مصرف نمی‌کنند.»

باندر می تواند این وظایف را انجام دهد، اما چالش جلوگیری از ذرات ناخواسته و نقص سطح در جریان است. یک ذره کوچک می تواند باعث ایجاد حفره در لایه های باند شود. اگر حتی یک ذره 100 نانومتری به پدهای باند حمله کند، می تواند منجر به صدها اتصال ناموفق شود.

نتیجه
پیوند هیبریدی یک فرآیند پیچیده اما توانمند است. کلاس جدیدی از تراشه ها و بسته ها را فعال می کند.

AMD اولین است که از این روش استفاده می کند، اما دیگران به زودی از آن استفاده خواهند کرد. مسابقه تازه شروع شده است.

اخبار مرتبط
مقیاس بندی برآمدگی ها در بسته بندی پیشرفته
تراکم بیشتر اتصالات باعث حرکت سریعتر داده ها می شود، اما بیش از یک راه برای دستیابی به آن وجود دارد.

قطعه قطعه کردن تراشه ها
تغییراتی که می تواند این رویکرد بسته بندی را وارد جریان اصلی کند و چالش های پیش رو.

موج بعدی بسته بندی پیشرفته
فهرست طولانی از گزینه‌ها، بسته‌های چند تراشه‌ای را به خط مقدم طراحی سوق می‌دهد، در حالی که تعداد زیادی گزینه و معاوضه ایجاد می‌کند.

چالش های آینده برای بسته بندی پیشرفته
OSAT ها با مشکلات متعددی دست و پنجه نرم می کنند، از جمله تاب خوردگی، عدم تطابق حرارتی، ادغام ناهمگن، و خطوط و فضاهای نازک تر.

نگاهی گسترده به بسته بندی پیشرفته
CTO JCET در مورد کند شدن قانون مور و علاقه فزاینده به رویکردهای بسته بندی و چیپلت های جدید صحبت می کند.

مراحل بعدی برای بسته بندی در سطح پانل
جایی که کار می کند، و چه چالش هایی برای پذیرش حتی گسترده تر باقی می ماند.

منبع: https://semiengineering.com/next-gen-3d-chip-packaging-race-begins/