Edge HW-SW Co-Design Platform با یکپارچه سازی شتاب دهنده های RISC-V و HW

Edge HW-SW Co-Design Platform با یکپارچه سازی شتاب دهنده های RISC-V و HW

گره منبع: 2656404

یک مقاله فنی جدید با عنوان "EigenEdge: اجرای نرم افزار در زمان واقعی در لبه با RISC-V و شتاب دهنده های سخت افزاری" توسط محققان دانشگاه کلمبیا منتشر شد.

ما یک رویکرد طراحی مشترک سخت‌افزار/نرم‌افزار را معرفی می‌کنیم که برنامه‌های نرم‌افزاری طراحی‌شده با Eigen، یک کتابخانه قدرتمند C++ منبع باز که بارهای کاری جبر خطی را انتزاع می‌کند، و اجرای بلادرنگ بر روی معماری‌های ناهمگن System-on-Chip (SoC) را ترکیب می‌کند. ما از ESP، یک پلت فرم طراحی SoC منبع باز استفاده می کنیم که به ما امکان می دهد پردازنده CVA6 RISC-V و شتاب دهنده های سخت افزاری سفارشی را ادغام کنیم.

یافتن مقاله فنی اینجا. منتشر شده در می 2023.

کوان لین چیو، گای آیشلر، بیروک سیوم و لوکا کارلونی. 2023. EigenEdge: اجرای نرم افزار بلادرنگ در Edge با RISC-V و شتاب دهنده های سخت افزاری. در مجموعه مقالات سیستم‌های فیزیکی-سایبری و هفته اینترنت اشیا 2023 (هفته 23 CPS-IoT). انجمن ماشین های محاسباتی، نیویورک، نیویورک، ایالات متحده آمریکا، 209-214. https://doi.org/10.1145/3576914.3587510


تمبر زمان:

بیشتر از نیمه مهندسی