Chiplets avab Pandora laeka – Semiwiki

Taasavaldanud Platon

järgijaid: 0

chiplet

Chiplets on lihtsustanud üht disainivaldkonda, kuid avanud Pandora laeka teisel esiküljel. Iga simulatsiooni keerukus kiip on madalam, kuid nüüd on kiibi ja kiibi vaheline ühendus muutunud keeruliseks. Inimesed katsetavad erinevaid ühendusprotokolle, UCIe variatsioone, muudavad UCIe sätteid, liidese kiirust, füüsiliste kihtide arvu ja nii ühte. Nüüd lisage segule pärandstandardid (nt AXI), uued protokollid (nt PICe6.0) ja vahemälu sidusus.

Kokkuvõttes loob see täiesti uue katsekomplekti. Selline, mille puhul traditsiooniline emuleerimine ja RTL-i modelleerimine ei tööta. Kõigepealt peate pingutama arhitektuuri kompromissi nimel, mitte ainult komponentide valimisel. See tähendab, et peate läbi viima liikluse analüüsi, rakenduste partitsioonide, süsteemi suuruse ja erinevat tüüpi füüsiliste kihtide mõju. Samuti on võrdlusalus olenevalt rakendusest väga erinev.

UCIe spetsifikatsioon on uus ja selgeid võrdlusaluseid pole. Samuti annab UCIe spetsifikatsioon ainult juhiseid latentsuse ja võimsuse kohta. Mõlemad on ranged nõuded. See tähendab, et Power-Performance-Area uuring on vältimatu. Kuna teil on protokoll-protokoll-protokoll teisendamine, näiteks PCIe 6.0-st UCIe-ks AXI-ks, on modelleerimise seadistus keeruline.

Üks lahendus on vaadata süsteemi modelleerimist VisualSim Alates mirabilis Disain. Nad tõid hiljuti turule UCIe süsteemitaseme IP-mudeli ja demonstreerivad mitmeid ühenduse kasutusjuhtumeid Chipleti tippkohtumine. Disainerite juhendamiseks on nad avaldanud juhendi, mis sisaldab palju kasutusjuhtumeid, eeldatavaid energiatõhususe tulemusi ja optimeerimisvõimalusi. Neil on tippkohtumisel nii paberettekanne kui ka kabiin. Loodan teid seal näha!

Siin on ka link paberile, mille inimesed saavad hankida: UCIe interconnect arhitektuuril põhineva heterogeense arvutussüsteemi jõudluse modelleerimine

Abstraktne:

Tänapäevased keerukad kiibikujundused tipptasemel sõlmedes koosnevad tavaliselt mitmest stantsist (või kiibist). See lähenemisviis võimaldab kasutada erinevate tootjate või protsesside stantse, samuti korduvkasutatavat IP-d. Disainerid vajavad selliste keeruliste olukordade erinevate rakenduste hindamiseks süsteemitaseme mudelit.

Näidissüsteem koosneb I/O kiibist, väikese võimsusega tuumakiibist, suure jõudlusega tuumkiibist, audio-videokiibist ja analoogkiibist, mis on omavahel ühendatud UCIe (Universal Chiplet Interconnect Express) standardi abil.

Meie meeskond kaalus mitmeid stsenaariume ja konfiguratsioone, sealhulgas täiustatud ja standardpakette, erinevaid liiklusprofiile ja ressursse ning aegumisseadet, et laiendada ulatust ja hinnata ajalõpu korral sündmusi. Missioonirakenduste UCIe vastastikuse ühenduse tugevate ja nõrkade külgede tuvastamine aitas meil saada iga alamsüsteemi jaoks optimaalse konfiguratsiooni, mis vastaks jõudluse, võimsuse ja funktsionaalsuse nõuetele.

Teave Mirabilis Design Inc kohta.

Mirabilis Design on Silicon Valley tarkvaraettevõte, mis pakub tarkvara ja koolituslahendusi toote spetsifikatsioonis sisalduvate riskide tuvastamiseks ja kõrvaldamiseks, toote arendamiseks vajalike inim- ja ajaressursside täpseks prognoosimiseks ning suhtluse parandamiseks erinevate inseneride vahel.
võistkonda.

VisualSim Architect ühendab endas intellektuaalomandi, süsteemitaseme modelleerimise, simulatsiooni, keskkonnaanalüüsi ja rakenduste mallid, et oluliselt parandada mudeli ehitust, simulatsiooni, analüüsi ja RTL-i kontrollimist. Keskkond võimaldab disaineritel kiiresti läheneda disainile, mis vastab erinevatele vastastikku sõltuvatele aja- ja võimsusnõuetele. Seda kasutatakse väga varajases projekteerimisprotsessis paralleelselt kirjaliku spetsifikatsiooniga (ja abivahendina) ja enne toote rakendamist (näiteks RTL, tarkvarakood või skeem).