Analysis And Verification Of Single Event Upset Mitigation - Semiwiki

Taasavaldanud Platon

järgijaid: 0

The evolution of space-based applications continues to drive innovation across government and private entities. The new demands for advanced capabilities and feature sets have a direct impact on the underlying hardware, driving companies to migrate to smaller geometries to deliver the required performance, area, and power benefits.

Simultaneously, the application space is evolving, and mission parameters for these new applications are causing companies to evaluate non-traditional approaches. Commercial high-reliability processes (i.e., those developed for automotive designs) are being considered for aerospace as they meet both the survivability requirements of certain scenarios and provide reduced development timelines and cost.

Kahjuks on madalama geomeetriaga pakutavad eelised kallid ja üks nendest puudustest on see, et aluseks olev riistvara on vastuvõtlikum pehmetele vigadele, mida tavaliselt nimetatakse ühe sündmuse häireteks (SEU). Kiibi olulisemate (kui mitte kõigi) funktsioonide traditsioonilised koondamise või kolmekordistamise meetodid muutuvad kiiresti kulukaks.

Fortunately, new flows and automation provide project teams insights into SEU mitigation and offer the ability to optimize the SEU mitigation architecture, also referred to as selective hardening.

Figure 1 Driving trends — Figure 1. Driving trends to selective radiation mitigation

Esiteks vaatame väljakutsed üle.

Selective Hardening Challenges

Feedback from the aerospace industry suggests that the traditional approach to SEU mitigation has many pitfalls and leaves two important questions unanswered.

Kui tõhus on rakendatud leevendamine kujunduselementide puhul, mis on teadaolevalt missioonikriitilised?
Kuidas tuvastada võimalikku riket, mis on tingitud kaitsmata disainielementide vigadest?

The traditional approach to SEU mitigation is best summarized in a three-step workflow.

Step 1: Identify failure points through expert driven analysis
Step 2: Design engineers insert the mitigation (HW and/or SW)
Step 3: Verify the effectiveness of the mitigation
- Simulatsioon, mis võimendab funktsionaalseid regressioone ja sunnib käske SEU-de sisestamiseks
- Ränijärgne funktsionaalne testimine raskete ioonide kokkupuutel

Figure 2 old workflow — Figure 2: The traditional approach to SEU mitigation

Kahjuks on traditsioonilisel lähenemisviisil mitmeid puudusi, sealhulgas:

Puudub ühine mõõtmine (mõõdik), mis määraks SEU leevendamise tõhususe.
Eksperdipõhine analüüs ei ole keerukuse kasvades korratav ega skaleeritav.
Funktsionaalse simulatsiooni rikete käsitsi pealesurumine nõuab märkimisväärseid inseneri jõupingutusi.
Suutmatus analüüsida täielikku rikkeseisundi ruumi funktsionaalse simulatsiooni ja jõulausete abil.
Hiline tsükliline rikete tuvastamine kiirkeskkonnas testimisel ja silumisnähtavus nende ilmnemisel.

Automation and Workflows Supporting Selective Hardening

Selektiivse karastamise üldeesmärk on kaitsta disainifunktsioone, mis on missioonifunktsiooni jaoks kriitilised, ja säästa kulusid (võimsus ja pindala), jättes mittekriitilised funktsioonid kaitsmata. Kui seda taset alla viia, on metoodikal kolm eesmärki:

Andke projekteerimistsükli alguses kindlustunne, et leevendus on optimaalne.
Esitage empiirilised tõendid selle kohta, et see, mis jääb kaitsmata, ei saa põhjustada ebanormaalset käitumist.
Esitage kvantitatiivne hinnang, milles kirjeldatakse üksikasjalikult rakendatud leevendusmeetmete tõhusust.

Siemens on välja töötanud metoodika ja integreeritud töövoo, et pakkuda süstemaatilist lähenemisviisi olemasoleva leevendamise tõhususe mõõtmisel ja kaitsmata loogika kriitilisuse määramisel. Töövoog on jagatud neljaks etapiks.

Figure 3 mitigation flow — Figure 3. The Siemens SEU mitigation workflow

Struktuurne jaotus: Voo esimene samm kasutab struktuurianalüüsi mootoreid, et hinnata disainifunktsioone koos funktsiooni kaitsva riistvaralise leevendusega. Struktuurse jaotuse väljund on aruanne, mis näitab olemasoleva riistvara leevendamise tõhusust ja teavet olemasolevate lünkade kohta.

Vea sissepritse analüüs: Leevendused, mida ei saa struktuuriliselt kontrollida, võivad olla vea süstimise kandidaadid. Selles etapis süstitakse, levitatakse SEU-sid ja hinnatakse mõju. Vea sissepritse analüüsi väljundiks on rikete klassifitseerimise aruanne, mis loetleb, millised tõrked tuvastati riistvara või tarkvara leevendamise abil ja milliseid rikkeid ei tuvastatud.

Levimise analüüs: Kaitsmata jäetud SEU saite hinnatakse struktuurselt eeldatava töökoormuse stiimuli alusel, et teha kindlaks saidi kriitilisus ja selle tõenäosus, et see võib põhjustada funktsionaalse tõrke. Levianalüüsi väljund on praegu kaitsmata vigade loend, mis tuvastati funktsionaalset käitumist mõjutavat.

Mõõdikute arvutamine: Struktuuri-, sissepritse- ja levimisanalüüsi andmed toidavad mõõdikute arvutusmootorit ja visualiseerimiskabiini. Piloodikabiin annab visuaalse ülevaate rikete määrast, leevendusmeetmete tõhususest ja olemasolevatest lünkadest.

Igal pooljuhtide arendusprogrammil on ainulaadsed omadused. Ülalkirjeldatud metoodika on paindlik ja hästi konfigureeritav, võimaldades projektimeeskondadel vastavalt vajadusele kohandada.

Järeldus

Üksiku sündmusega seotud häirete leevendamine esitab jätkuvalt väljakutseid isegi kõige veteranimatele projektimeeskondadele ning see väljakutse süveneb, kui disaini keerukus suureneb ja tehnoloogiasõlmed vähenevad. Kvantitatiivsete tulemuste saamiseks SEU leevendamise tõhususe kohta on olemas uued metoodikad.

Üksikasjalikuma ülevaate Siemensi SEU metoodikast ja probleemidest, mida see aitab ületada, leiate valgest raamatust, Selektiivne kiirguse leevendamine integraallülituste jaoks, millele pääseb juurde ka aadressil Kontrolliakadeemia: selektiivne kiirguse leevendamine.

Jacob Wiltgen is the Functional Safety Solutions Manager for Siemens EDA. Jacob is responsible for defining and aligning functional safety technologies across the portfolio of IC Verification Solutions. He holds a Bachelor of Science degree in Electrical and Computer Engineering from the University of Colorado Boulder. Prior to Mentor, Jacob has held various design, verification, and leadership roles performing IC and SoC development at Xilinx, Micron, and Broadcom.