Conclusiones de CadenceLIVE 2023

Conclusiones de CadenceLIVE 2023

Marca de tiempo: 11 de mayo de 2023 9:00 a.m.
Nodo de origen: 2645206

Dada la fascinación popular, hoy en día parece imposible hablar de otra cosa que no sea IA. En CadenceLIVE, fue reconfortante recordar que los métodos fundamentales sobre los cuales se basan los diseños de cualquier tipo permanecen y siempre estarán dominados en todos los aspectos de la ingeniería por matemáticas, física, informática y química profundas, precisas y escalables. La IA complementa las tecnologías de diseño, lo que permite a los ingenieros explorar más opciones y optimizaciones. Pero seguirá basándose en más de 200 años de experiencia acumulada en STEM y métodos computacionales como envoltura de esos métodos, pero sin desplazarlos.

Conclusiones de CadenceLIVE 2023

Admitiendo esta observación, ¿dónde es útil la IA en los métodos de sistemas de diseño electrónico y, de manera más general, cómo afectan la IA y otras tecnologías a los cambios comerciales en las industrias de semiconductores y sistemas electrónicos? Ese es el tema del resto de este blog.

IA en productos Cadence

Cadence claramente tiene la intención de ser líder en aplicaciones de inteligencia artificial. En los últimos años, han anunciado varios productos impulsados ​​por IA: Cadence Cerebrus para síntesis física, Verisium para verificación, Joint Enterprise Data and AI (JedAI) para unificar conjuntos de datos masivos y Optimality para optimización multifísica. Recientemente, agregaron extensiones Virtuoso para diseño analógico, Allegro X AI para PCB avanzados e Integrity para diseños 3D-IC.

Como producto de síntesis física, espero que Cadence Cerebrus esté dirigido principalmente al diseño de bloques por las mismas razones que mencioné en un blog anterior. En este caso, espero que el aprendizaje reforzado en torno a múltiples ejecuciones de síntesis física completa impulse una exploración más amplia de opciones y un mejor PPA final.

Verisium tiene un objetivo bastante amplio en la verificación, que abarca la depuración y la optimización del conjunto de pruebas, por ejemplo, además de la optimización de la cobertura a nivel de bloque. Aparte de la cobertura a nivel de bloque, espero que otros aspectos ofrezcan valor en todo el espectro de diseño, nuevamente basado en el aprendizaje por refuerzo en múltiples ejecuciones (y tal vez incluso entre productos de la misma familia).

Optimality es intrínsecamente un conjunto de optimización y análisis a nivel de sistema. Aquí, también, el aprendizaje por refuerzo a través de múltiples ejecuciones puede ayudar a que los análisis multifísicos complejos (electromagnéticos, térmicos, de señal y de integridad de potencia) converjan en más muestras de las que sería factible considerar en la iteración manual tradicional.

Virtuoso Studio para analógico es intrínsecamente una herramienta de diseño a nivel de bloque porque, que yo sepa, nadie está construyendo diseños analógicos de chip completo a escala de SoC (con la excepción de memorias y quizás elementos neuromórficos). La automatización en el diseño analógico ha sido un objetivo esperado pero no alcanzado durante décadas. Virtuoso ofrece ahora métodos basados ​​en el aprendizaje para la colocación y el enrutamiento, lo que suena intrigante.

Allegro X AI tiene como objetivo objetivos similares en el diseño de PCB, ofreciendo colocación y enrutamiento automatizados de PCB. El sitio web sugiere que están utilizando técnicas generativas aquí, justo a la vanguardia de la IA actual. La plataforma Integrity se basa en la gran capacidad de base de datos del sistema de implementación Innovus y aprovecha Virtuoso y Allegro para RF analógica y codiseño de paquetes, proporcionando una solución integral y unificada para diseños 3D-IC.

Tres perspectivas sobre la adaptación al cambio

No es ningún secreto que los mercados están cambiando rápidamente en respuesta a múltiples tecnologías emergentes (incluida la IA) y a cambios más rápidos en los mercados de sistemas, así como a tensiones económicas y geopolíticas. Un cambio muy evidente en nuestro mundo es el rápido crecimiento del diseño interno de chips entre las empresas de sistemas. ¿Por qué sucede esto y cómo se están adaptando las empresas de semiconductores y EDA?

Una perspectiva de sistemas desde Google Cloud

Thomas Kurian, director ejecutivo de Google Cloud, habló con Anirudh sobre las tendencias en la nube y las necesidades de diseño de chips. Recorrió la evolución de la demanda de computación en la nube, comenzando con el software como servicio (SaaS), impulsado por aplicaciones de Intuit y Salesforce. A partir de ahí, el panorama avanzó hacia la infraestructura como servicio (IaaS), lo que nos permitió comprar acceso elástico al hardware informático sin la necesidad de administrar ese hardware.

Ahora Thomas ve la digitalización como el principal impulsor: en los coches, los teléfonos móviles, los electrodomésticos y las máquinas industriales. A medida que avanza la digitalización, los gemelos digitales se han vuelto populares para modelar y optimizar procesos virtualizados, aplicando el aprendizaje profundo para explorar una gama más amplia de posibilidades.

Para respaldar este objetivo a escala, Google quiere poder tratar los centros de datos en red en todo el mundo como un recurso informático unificado, conectándose a través de estructuras de red de latencia súper baja para un rendimiento y una latencia predecibles sin importar cómo se distribuyan las cargas de trabajo. Lograr ese objetivo exige muchos diseños de semiconductores personalizados para redes, almacenamiento, motores de inteligencia artificial y otros aceleradores. Thomas cree que en determinadas áreas críticas pueden crear soluciones diferenciadas que cumplan sus objetivos de CAPEX y OPEX mejor que a través de semiconductores de origen externo.

¿Por qué? No siempre es práctico para un proveedor externo realizar pruebas a escala real de sistemas. ¿Quién puede reproducir el tráfico de streaming de vídeo a la escala de Google, AWS o Microsoft? Además, a la hora de crear una diferenciación de procesos de sistemas, la optimización de los componentes ayuda, pero no tanto como la optimización de todo el proceso. Digamos, desde Kubernetes hasta contenedores, pasando por el aprovisionamiento y una función informática. Es difícil para un semiproveedor convencional gestionar ese alcance.

Una perspectiva de semiconductores de Marvell

Chris Koopmans, director de operaciones de Marvell, habló sobre cómo se están adaptando a las necesidades cambiantes de las empresas de sistemas. Marvell se centra de lleno en la tecnología de infraestructura de datos en centros de datos y a través de redes inalámbricas y cableadas. El entrenamiento de IA y otros nodos deben poder comunicarse de manera confiable con un gran ancho de banda y con una baja latencia de terabytes por segundo a distancias del tamaño de un centro de datos. Piense en ChatGPT, que se rumorea que necesita ~10 GPU para entrenar.

Ese nivel de conectividad requiere una infraestructura de datos súper eficiente; sin embargo, los proveedores de servicios en la nube (CSP) necesitan toda la diferenciación que puedan obtener y quieren evitar soluciones únicas. Marvell se asocia con CSP para diseñar lo que ellos llaman silicio optimizado para la nube. Esto comienza con un componente de propósito general, que satisface un superconjunto de necesidades, que contiene algunos de los ingredientes adecuados para un CSP determinado, pero que está sobreconstruido y, por lo tanto, no es suficientemente eficiente tal como está. Desde esta plataforma se adapta una solución optimizada para la nube a las cargas de trabajo y aplicaciones objetivo de un CSP, eliminando lo que no es necesario y optimizando aceleradores e interfaces para fines especiales según sea necesario. Este enfoque permite a Marvell ofrecer diseños específicos para el cliente a partir de un diseño de referencia utilizando componentes de infraestructura diferenciados de Marvell.

Una perspectiva de EDA desde la cadencia

Tom Beckley, vicepresidente senior y gerente general del grupo Cadence Custom IC & PCB en Cadence, concluyó con una perspectiva de EDA sobre la adaptación al cambio. Se podría pensar que, con clientes en el sector del diseño de sistemas y semiconductores, EDA lo tiene fácil. Sin embargo, para satisfacer esta gama de necesidades, una solución “EDA” integral debe abarcar todo el espectro: desde el diseño de circuitos integrados (digitales, analógicos y RF) hasta el diseño de circuitos integrados y paquetes en 3D, pasando por el diseño de PCB y luego hasta el diseño electromecánico (Dassault Colaboración de sistemas).

Agregue análisis y optimización a la combinación para garantizar la integridad electromagnética, térmica, de señal y de energía, permitiendo a los clientes modelar y optimizar sistemas completos (no solo chips) antes de que el hardware esté listo. Al mismo tiempo que reconocen que sus clientes están trabajando con horarios ajustados y con una dotación de personal ahora aún más limitada. Juntos, eso es una tarea difícil. Serán esenciales más colaboración, más automatización y más diseño guiado por IA.

Con las soluciones descritas aquí, Cadence parece estar en el buen camino. Mi conclusión, CadenceLIVE 2023, proporcionó una buena actualización sobre cómo Cadence está abordando las necesidades de la industria (con una buena dosis de IA), además de conocimientos novedosos sobre las direcciones de la industria de sistemas/semiconductores/diseño.

Comparte esta publicación a través de:

Sello de tiempo:

Mas de Semiwiki