Aspectos destacados del Simposio de tecnología TSMC 2021 - Tecnología de silicio

Recientemente, TSMC celebró su Simposio de Tecnología anual, proporcionando una actualización sobre la tecnología de procesos de silicio y la hoja de ruta del empaque. Este artículo revisará los aspectos más destacados de los desarrollos del proceso de silicio y los planes de lanzamiento futuros.

Los artículos posteriores describirán las ofertas de empaque y profundizarán en el desarrollo y la calificación de tecnología específicamente para el sector automotriz. Hace varios años, TSMC definió cuatro “plataformas” que recibirían inversiones únicas en I + D para optimizar ofertas técnicas específicas: computación de alto rendimiento (HPC); móvil; informática de borde / IoT (potencia / fuga ultrabaja); y automotriz. El enfoque en el desarrollo de procesos para el mercado automotriz fue un tema predominante en el Simposio y se tratará en un artículo separado.

Entre paréntesis, estas plataformas siguen siendo la base de la hoja de ruta de TSMC. Sin embargo, el segmento móvil ha evolucionado más allá de los teléfonos inteligentes (4G) para abarcar un conjunto más amplio de aplicaciones. El surgimiento de la “transformación de datos digitales” ha llevado a una mayor demanda de opciones de comunicación inalámbrica entre los dispositivos de borde y los recursos de la nube / centro de datos, por ejemplo, redes WiFi6 / 6E, 5G / 6G (industriales y metropolitanas). Como resultado, TSMC está enfatizando su inversión en el desarrollo de tecnología de procesos de RF, para abordar este segmento en expansión.

General

A continuación se muestran algunos aspectos generales destacados del Simposio, seguidos de anuncios de tecnología de procesos específicos.

• amplitud de ofrendas

En 2020, TSMC extendió su soporte para abarcar 281 tecnologías de proceso distintas, enviando 11,617 productos a 510 clientes. Como en años anteriores, TSMC declaró con orgullo que "nunca cerramos una fábrica".

La capacidad actual en 2020 supera los 12 millones (equivalente a 12 ”) de obleas, con inversiones de expansión para nodos de procesos avanzados (digitales) y especializados.

• inversión en equipo de capital

TSMC planea invertir un total de US $ 100 mil millones durante los próximos tres años, incluido un gasto de capital de US $ 30 mil millones este año, para respaldar las necesidades de los clientes globales.

Los ingresos globales de TSMC en 2020 fueron de 47.78 mil millones de dólares; el compromiso anual de 30 mil millones de dólares para una expansión fabulosa ciertamente sugeriría una expectativa de crecimiento significativo y extendido del mercado de semiconductores, especialmente para las familias de procesos de 7 nm y 5 nm. Por ejemplo, los nuevos tapeouts (NTO) para la familia de 7 nm aumentarán un 60% en 2021.

TSMC ha comenzado la construcción de una fábrica en los EE. UU. En Phoenix, AZ; la producción en volumen del proceso N5 comenzará en 2024 (~ 20K obleas por mes).

• iniciativas ambientales

Las fábricas son consumidores exigentes de electricidad, agua y productos químicos (reactivos). TSMC se centra en la transición a fuentes de energía 100% renovables para 2050 (25% para 2030). Además, TSMC está invirtiendo en sistemas de reciclaje y purificación de "desperdicio cero", para devolver los productos químicos usados ​​a la calidad de "grado electrónico".

Una nota de advertencia… Nuestra industria es famosa por su cíclico, con repuntes y recesiones económicos amplificados. El mensaje claro de TSMC en el Simposio es que la adopción acelerada de semiconductores en todas las plataformas, desde centros de computación con uso intensivo de datos hasta comunicaciones inalámbricas / móviles, sistemas automotrices y dispositivos de baja potencia, continuará en el futuro previsible.

Hoja de ruta de tecnología de procesos

• N7/N7+/N6/N5/N4/N3

La siguiente figura resume la hoja de ruta de la tecnología avanzada.

N7 + representa la introducción de la litografía EUV al proceso de línea base N7. N5 ha estado en producción en volumen desde 2020.

N3 seguirá siendo una oferta de tecnología basada en FinFET, con una producción en volumen a partir del 2S2022. Comparado con N5, N3 proporcionará:

• + 10-15% de rendimiento (iso-power)
• -25-30% de potencia (rendimiento iso)
• + 70% de densidad lógica
• + 20% de densidad SRAM
• + 10% de densidad analógica

TSMC foundation IP ha ofrecido comúnmente dos bibliotecas de células estándar (de diferentes alturas de pista) para abordar el rendimiento único y la densidad lógica de los segmentos móviles y de HPC. Para N3, la necesidad de una "cobertura total" del rango de rendimiento / potencia (y dominio de voltaje de suministro) ha llevado a la introducción de una tercera biblioteca de células estándar, como se muestra a continuación.

La habilitación del diseño para N3 avanza hacia el estado v1.0 PDK el próximo trimestre, con un amplio conjunto de IP calificadas para el 2T / 3T 2022.

N4 es un "empujón" único al proceso de producción existente de N5. Un encogimiento óptico está disponible directamente, compatible con los diseños N5 existentes. Además, para nuevos diseños (o diseños existentes interesados ​​en buscar una reimplementación física), hay algunas mejoras disponibles para las reglas de diseño actuales de N5 y una actualización de las bibliotecas de células estándar.

Del mismo modo, N6 es una actualización de la familia de 7 nm, con una adopción cada vez mayor de la litografía EUV (sobre N7 +). TSMC indicó que "N7 sigue siendo una oferta clave para el número creciente de diseños de aceleradores de inteligencia artificial y móviles 5G en 2021".

• N7HPC y N5HPC

Una indicación de los exigentes requisitos de rendimiento de la plataforma HPC es el interés del cliente en aplicar la tensión de alimentación "overdrive", por encima del límite de VDD nominal del proceso. TSMC ofrecerá variantes de proceso únicas “N7HPC” (4Q21) y “N5HPC” (2Q22) que admiten overdrive, como se ilustra a continuación.

Habrá una versión de diseño IP SRAM correspondiente para estas tecnologías HPC. Como se esperaba, los diseñadores interesados ​​en esta opción de rendimiento (mejora porcentual de un solo dígito) deberán abordar el aumento de las fugas estáticas, los factores de aceleración de la confiabilidad BEOL y los mecanismos de falla por envejecimiento del dispositivo. La inversión de TSMC en el desarrollo y calificación de procesos optimizados específicamente para plataformas individuales es digna de mención. (La última variante de proceso específica de HPC estaba en el nodo de 28 nm).

• Tecnología RF

La demanda del mercado de comunicaciones inalámbricas WiFi6 / 6E y 5G (sub-6GHz y mmWave) ha llevado a TSMC a centrarse más en la optimización de procesos para dispositivos de RF. Los interruptores de RF también son un área de aplicación clave. Los protocolos de comunicación inalámbrica de baja potencia, como Bluetooth (con una importante funcionalidad de integración digital) también son un foco. Los sistemas de imágenes de radar para automóviles sin duda experimentarán una demanda creciente. Las aplicaciones de mmWave se resumen en la siguiente figura.

Los dos parámetros clave que se utilizan normalmente para describir el rendimiento de la tecnología de RF son:

• dispositivo Ft ("frecuencia de corte"), donde la ganancia de corriente = 1, inversamente proporcional a la longitud del canal del dispositivo, L
• dispositivo Fmax ("frecuencia máxima de oscilación"), donde la ganancia de potencia = 1, proporcional a la raíz cuadrada de Ft, inversamente proporcional a la raíz cuadrada de Cgd y Rg

La hoja de ruta de la tecnología TSMC RF se muestra a continuación, dividida en diferentes segmentos de aplicación.

El proceso N6RF se destacó en el Simposio; a continuación se muestra una comparación del rendimiento del dispositivo con N16FFC-RF.

Los procesos N28HPC + RF y N16FFC-RC también recibieron mejoras recientemente; por ejemplo, se destacaron las mejoras en la resistencia de la puerta parásita, Rg. Para aplicaciones de amplificador de bajo ruido (LNA), TSMC está evolucionando sus ofertas de SOI a 130 nm y 40 nm.

• Tecnologías ULP / ULL

Se pronostica que las aplicaciones de dispositivos de borde y de IoT se volverán más generalizadas, exigiendo un mayor rendimiento computacional a una disipación de energía muy baja (ULP) combinada con una disipación de energía estática de fugas ultrabajas (ULL) para mejorar la vida útil de la batería.

TSMC ha proporcionado variantes de proceso ULP, es decir, funcionalidad operativa para IP con una tensión de alimentación VDD muy baja. TSMC también ha habilitado soluciones ULL, con dispositivos / IP que utilizan voltajes de umbral optimizados.

A continuación se ofrece una descripción general de la plataforma de IoT (ULP / ULL) y la hoja de ruta del proceso.

El nodo de proceso N12e fue destacado por TSMC, integrando una tecnología de memoria no volátil incorporada (MRAM o RRAM), con una funcionalidad de celda estándar de hasta 0.55 V (utilizando dispositivos SVT; las celdas de bajo Vt permitirían un VDD más bajo y una potencia activa con una fuga más alta) . También se ha hecho un enfoque comparable para reducir el Vmin y la corriente de fuga en espera de N12e SRAM IP.

Resumen

En el Simposio, TSMC presentó varios desarrollos de procesos nuevos, con optimizaciones específicas para HPC, IoT y plataformas automotrices. Las mejoras de la tecnología de RF también son un foco, en apoyo de la rápida adopción de nuevos estándares de comunicaciones inalámbricas. Y, sin duda, aunque no recibió mucho énfasis en el Simposio, hay una hoja de ruta de ejecución clara para los nodos de proceso principales avanzados (N7 +, N5 y N3) con mejoras continuas adicionales del proceso como se refleja en el lanzamiento de intermedio nodos N6 y N4.

Para obtener más información sobre la hoja de ruta de la tecnología digital de TSMC, siga este liga.

-chipchico

Comparte esta publicación a través de: Fuente: https://semiwiki.com/semiconductor-manufacturers/tsmc/299944-highlights-of-the-tsmc-technology-symposium-2021-silicon-technology/