Ανάλυση Δικτύου Παράδοσης Ισχύος σε Σχεδίαση DRAM

Αναδημοσίευση από τον Πλάτωνα

Ακολουθούν: 0

Η καριέρα μου στον σχεδιασμό IC ξεκίνησε με τη σχεδίαση DRAM το 1978, επομένως έχω παρακολουθήσει τις εξελίξεις σε αυτόν τον τομέα του σχεδιασμού μνήμης για να σημειώσω τις προκλήσεις του σχεδιασμού, τις ενημερώσεις διαδικασίας και τις καινοτομίες στην πορεία. Η Synopsys φιλοξένησε α Συμπόσιο τεχνολογίας μνήμης τον Νοέμβριο του 2022, και είχα την ευκαιρία να παρακολουθήσω μια παρουσίαση από τους μηχανικούς της SK hynix, Tae-Jun Lee και Bong-Gil Kang. Τα τσιπ DRAM έχουν φτάσει σε υψηλή χωρητικότητα και γρήγορους ρυθμούς μετάδοσης δεδομένων 9.6 gigabit ανά δευτερόλεπτο, όπως τα πρόσφατα LPDDDR5T ανακοίνωση στις 25 Ιανουαρίου. Οι ρυθμοί δεδομένων μπορεί να περιορίζονται από την ακεραιότητα του Δικτύου Παράδοσης Ισχύος (PDN), ωστόσο η ανάλυση μιας DRAM πλήρους τσιπ με PDN θα επιβραδύνει υπερβολικά τους χρόνους προσομοίωσης.

Το μέγιστο εύρος ζώνης μνήμης ανά κανάλια x64 έχει δείξει σταθερή ανάπτυξη σε πολλές γενιές:

DDR1, 3.2 GB/s σε τροφοδοσία 2.5 V
DDR2, 6.4 GB/s σε τροφοδοσία 1.8 V
DDR3, 12.8 GB/s σε τροφοδοσία 1.5 V
DDR4, 25.6 GB/s σε τροφοδοσία 1.2 V
DDR5, 51.2 GB/s σε τροφοδοσία 1.1 V

Μια μεγάλη πρόκληση για την επίτευξη αυτών των επιθετικών στόχων χρονισμού είναι ο έλεγχος των παρασιτικών προβλημάτων πτώσης IR που προκαλούνται κατά τη διάταξη IC της συστοιχίας DRAM και παρακάτω φαίνεται μια γραφική παράσταση πτώσης IR όπου το κόκκινο χρώμα είναι μια περιοχή με την υψηλότερη πτώση τάσης, η οποία με τη σειρά της επιβραδύνει την απόδοση της μνήμης.

IR πτώσης γραφική παράσταση ελάχ — Υπέρυθρη γραφική παράσταση πτώσης συστοιχίας DRAM

Τα εξαγόμενα παράσιτα για ένα IC αποθηκεύονται σε μια μορφή αρχείου SPF και η προσθήκη αυτών των παρασιτικών για το PDN σε μια λίστα δικτύου SPICE προκαλεί επιβράδυνση του προσομοιωτή κυκλώματος κατά 64Χ, ενώ ο αριθμός των παρασιτικών στοιχείων RC που προστίθενται από το PDN είναι 3.7 φορές περισσότερα από απλά παράσιτα σήματος.

Στην SK hynix κατέληξαν σε μια ρεαλιστική προσέγγιση για τη μείωση των χρόνων εκτέλεσης της προσομοίωσης κατά τη χρήση του PrimeSim™ Pro προσομοιωτής κυκλώματος σε λίστες δικτύου SPF συμπεριλαμβανομένου του PDN χρησιμοποιώντας τρεις τεχνικές:

Διαχωρισμός της netlist μεταξύ Power και άλλων σημάτων
Μείωση στοιχείων RC στο PDN
Έλεγχος ανοχής συμβάντων προσομοίωσης

Το PrimeSim Pro χρησιμοποιεί κατατμήσεις για να διαιρέσει τη λίστα δικτύου με βάση τη συνδεσιμότητα και από προεπιλογή το PDN και άλλα σήματα θα συνδυάζονταν για να σχηματίσουν πολύ μεγάλα διαμερίσματα, τα οποία με τη σειρά τους επιβράδυναν υπερβολικά τους χρόνους προσομοίωσης. Δείτε πώς έμοιαζε το μεγαλύτερο διαμέρισμα με τις προεπιλεγμένες ρυθμίσεις προσομοιωτή:

Μεγαλύτερο διαμέρισμα Πριν από ελάχ — Μεγαλύτερο διαμέρισμα, προεπιλεγμένες ρυθμίσεις

Μια επιλογή στο PrimeSim Pro (primesim_pwrblock) χρησιμοποιήθηκε για να μειώσει το μέγεθος του μεγαλύτερου διαμερίσματος, διαχωρίζοντας το PDN από άλλα σήματα.

Το μεγαλύτερο διαμέρισμα μετά από min — Το μεγαλύτερο διαμέρισμα, χρησιμοποιώντας την επιλογή: primesim_pwrblock

Το εξαγόμενο PDN σε μορφή SPF είχε πάρα πολλά στοιχεία RC, τα οποία επιβράδυναν τους χρόνους εκτέλεσης της προσομοίωσης κυκλώματος, επομένως μια επιλογή που ονομάζεται primesim_postl_rcred χρησιμοποιήθηκε για τη μείωση του δικτύου RC, διατηρώντας ταυτόχρονα την ακρίβεια. Η επιλογή μείωσης RC μπόρεσε να μειώσει τον αριθμό των στοιχείων RC έως και 73.9%.

Οι προσομοιωτές κυκλώματος όπως το PrimSim Pro χρησιμοποιούν μαθηματικά μήτρας για να λύσουν το ρεύμα και τις τάσεις στα διαμερίσματα του netlist, επομένως ο χρόνος εκτέλεσης σχετίζεται άμεσα με το μέγεθος του πίνακα και με το πόσο συχνά μια αλλαγή τάσης απαιτεί επανυπολογισμό. Η επιλογή του προσομοιωτή primesim_evtgrid_for_pdn χρησιμοποιήθηκε και μειώνει τον αριθμό των φορών που χρειάζεται να λυθεί ένας πίνακας όποτε υπάρχουν μικρές αλλαγές τάσης στο PDN. Το παρακάτω διάγραμμα που εμφανίζεται με μωβ έχει ένα Χ σε κάθε χρονική στιγμή που απαιτείται από προεπιλογή η επίλυση πινάκων στο PDN, και στη συνέχεια με λευκό εμφανίζονται τρίγωνα σε κάθε χρονική στιγμή που χρησιμοποιείται η επίλυση πίνακα με την επιλογή προσομοιωτή. Τα λευκά τρίγωνα συμβαίνουν πολύ λιγότερο συχνά από τα μωβ X, επιτρέποντας μεγαλύτερες ταχύτητες προσομοίωσης.

Power Event Control ελάχ — Power Event Control, χρησιμοποιώντας την επιλογή: primesim_evtgrid_for_pdn

Μια τελευταία επιλογή προσομοιωτή FineSim Pro που χρησιμοποιήθηκε για τη μείωση του χρόνου εκτέλεσης ήταν primesim_pdn_event_control=a:b, και λειτουργεί εφαρμόζοντας μια ιδανική πηγή ενέργειας για a:b, με αποτέλεσμα λιγότερους υπολογισμούς μήτρας για το PDN.

Οι βελτιώσεις στο χρόνο εκτέλεσης της προσομοίωσης με τη χρήση όλων των επιλογών FineSim Pro σε συνδυασμό ήταν 5.2X επιτάχυνση.

Χαρακτηριστικά

Οι μηχανικοί της SK hynix έχουν χρησιμοποιήσει και τους προσομοιωτές κυκλώματος FineSim και PrimeSim για ανάλυση στα σχέδια των τσιπ μνήμης τους. Η χρήση τεσσάρων επιλογών στο PrimeSim Pro έχει προσφέρει επαρκείς βελτιώσεις ταχύτητας για να επιτραπεί η ανάλυση PDN πλήρους τσιπ με παρασιτικά SPF. Αναμένω ότι η Synopsys θα συνεχίσει να καινοτομεί και να βελτιώνει την οικογένεια προσομοιωτών κυκλωμάτων της προκειμένου να ανταποκριθεί στις αυξανόμενες προκλήσεις του τσιπ μνήμης και άλλων στυλ σχεδίασης IC.