Serverdesign med Pin-Efficient CXL Interface (Georgia Tech)

Serverdesign med Pin-Efficient CXL Interface (Georgia Tech)

Tidsstempel: 10. maj 2023 kl. 6
Kildeknude: 2642551

Et nyt teknisk papir med titlen "A Case for CXL-Centric Server Processors" blev skrevet af forskere ved Georgia Tech.

Abstract:
"Hukommelsessystemet er en vigtig præstationsdeterminant for serverprocessorer. Stadigt voksende kernetal og datasæt kræver højere båndbredde og kapacitet samt lavere latenstid fra hukommelsessystemet. For at holde trit med stigende krav har DDR – den dominerende processorgrænseflade til hukommelse i løbet af de sidste to årtier – tilbudt højere båndbredde for hver generation. Men fordi hver parallel DDR-grænseflade kræver et stort antal on-chip-ben, er processorens hukommelsesbåndbredde i sidste ende begrænset af dens pin-antal, som er en knap ressource. Med begrænset båndbredde kæmper der typisk flere hukommelsesanmodninger for hver hukommelseskanal, hvilket resulterer i betydelige køforsinkelser, der ofte overskygger DRAMs servicetid og forringer ydeevnen.

Vi præsenterer CoaXiaL, et serverdesign, der overvinder begrænsninger i hukommelsesbåndbredden ved at erstatte alle DDR-grænseflader til processoren med det mere pin-effektive CXL-interface. Den udbredte anvendelse og industrielle momentum af CXL gør en sådan overgang mulig, og tilbyder 4× højere båndbredde pr. pin sammenlignet med DDR med en beskeden ventetid overhead. Vi demonstrerer, at for en bred vifte af arbejdsbelastninger er CXL's latenspræmie mere end opvejet af dens højere båndbredde. Da CoaXiaL distribuerer hukommelsesanmodninger på tværs af flere kanaler, reducerer det drastisk køforsinkelser og dermed både den gennemsnitlige værdi og varians af hukommelsesadgangslatens. Vores evaluering med en række forskellige arbejdsbelastninger viser, at CoaXiaL forbedrer ydeevnen af ​​mange kerne-gennemløbsorienterede servere med 1.52× i gennemsnit og med op til 3×.”

Find teknisk papir her. maj 2023.

Forfattere: Albert Cho, Anish Saxena, Moinuddin Qureshi, Alexandros Daglis. arXiv:2305.05033v1.
https://doi.org/10.48550/arXiv.2305.05033

Tidsstempel:

Mere fra Semi Engineering