নেক্সট-জেন 3D চিপ/প্যাকেজিং রেস শুরু

3D-ভিত্তিক চিপ পণ্য এবং উন্নত প্যাকেজগুলির একটি নতুন এবং প্রতিযোগিতামূলক যুগের মঞ্চ স্থাপন করে হাইব্রিড বন্ডিং নামক প্রযুক্তি ব্যবহার করে চিপসের প্রথম তরঙ্গ বাজারে প্রবেশ করছে।

AMD হল প্রথম বিক্রেতা যারা কপার হাইব্রিড বন্ডিং ব্যবহার করে চিপ উন্মোচন করে, একটি উন্নত ডাই-স্ট্যাকিং প্রযুক্তি যা পরবর্তী প্রজন্মের 3D-এর মতো ডিভাইস এবং প্যাকেজগুলিকে সক্ষম করে। হাইব্রিড বন্ডিং স্ট্যাক করে এবং চিপগুলিকে ছোট কপার-টু-কপার ইন্টারকানেক্ট ব্যবহার করে সংযুক্ত করে, বিদ্যমান চিপ-স্ট্যাকিং ইন্টারকানেক্ট স্কিমের তুলনায় উচ্চ ঘনত্ব এবং ব্যান্ডউইথ প্রদান করে।

এএমডি টিএসএমসি থেকে হাইব্রিড বন্ডিং প্রযুক্তি ব্যবহার করছে, যা সম্প্রতি অঙ্গনে তার রোডম্যাপ আপডেট করেছে। ইন্টেল, স্যামসাং এবং অন্যান্যরাও হাইব্রিড বন্ডিং তৈরি করছে। আর এএমডি ছাড়াও অন্যান্য চিপ গ্রাহকরা প্রযুক্তির দিকে তাকিয়ে আছেন।

"টিএসএমসি বলছে যে এর প্রযুক্তি সম্ভবত তাদের উচ্চ-পারফরম্যান্স কম্পিউটিং গ্রাহকদের দ্বারা গ্রহণ করা হবে," চার্লস শি বলেছেন, নিডহামের একজন বিশ্লেষক। "হাইব্রিড বন্ধন প্রত্যেকের রোডম্যাপে, বা অন্তত প্রত্যেকের রাডারে, মোবাইল অ্যাপ্লিকেশনগুলিতে রয়েছে।"

একটি সেমিকন্ডাক্টর ফ্যাব-এ পরিচালিত একটি অপেক্ষাকৃত নতুন প্রক্রিয়া, কপার হাইব্রিড বন্ডিং হল একটি উন্নত চিপ স্ট্যাকিং প্রযুক্তি যা চিপ গ্রাহকদের কিছু প্রতিযোগিতামূলক সুবিধা দেওয়ার প্রতিশ্রুতি দেয়। নিশ্চিত হওয়ার জন্য, চিপ স্ট্যাকিং নতুন নয় এবং বছরের পর বছর ধরে ডিজাইনে ব্যবহৃত হচ্ছে। নতুন কি হল হাইব্রিড বন্ধন একচেটিয়া 3D ডিজাইনের কাছাকাছি সক্ষম করে।

বেশিরভাগ চিপগুলির হাইব্রিড বন্ধনের প্রয়োজন হয় না। প্যাকেজিংয়ের জন্য, হাইব্রিড বন্ডিং প্রধানত হাই-এন্ড ডিজাইনের জন্য নিযুক্ত করা হয়, কারণ এটি একটি ব্যয়বহুল প্রযুক্তি যা বিভিন্ন উত্পাদন চ্যালেঞ্জ জড়িত। কিন্তু এটি সেই চিপমেকারদের কিছু নতুন বিকল্প দেয়, যা পরবর্তী প্রজন্মের 3D ডিজাইন, মেমরি কিউব বা 3D DRAM এবং আরও উন্নত প্যাকেজের দিকে পথ প্রশস্ত করে।

চিপলেট মডেল সহ এই ধরণের পণ্যগুলি বিকাশের বিভিন্ন উপায় রয়েছে। জন্য চিপলেট, একজন চিপমেকারের একটি লাইব্রেরিতে মডুলার ডাইসের একটি মেনু থাকতে পারে। তারপরে গ্রাহকরা চিপলেটগুলিকে মিশ্রিত করতে পারে এবং তাদের একটি বিদ্যমান প্যাকেজ প্রকার বা নতুন আর্কিটেকচারে একীভূত করতে পারে। এই পদ্ধতির একটি উদাহরণে, এএমডি দুটি অভ্যন্তরীণভাবে-উন্নত চিপলেট স্ট্যাক করেছে — একটি প্রসেসর এবং এসআরএএম ডাই — যার ফলে একটি 3D প্যাকেজ তৈরি হয় যা শীর্ষে ক্যাশে মেমরির সাথে একটি উচ্চ-পারফরম্যান্স MPU যুক্ত করে। ডাইস হাইব্রিড বন্ধন ব্যবহার করে সংযুক্ত করা হয়.

চিপলেটগুলি বাস্তবায়নের অন্যান্য উপায় রয়েছে। ঐতিহ্যগতভাবে, একটি নকশা অগ্রসর করার জন্য, বিক্রেতারা একটি বিকাশ করবে সিস্টেম-অন-এ-চিপ (এসওসি) এবং প্রতিটি প্রজন্মে ডিভাইসে আরও ফাংশন সংহত করুন। এই চিপ স্কেলিং পদ্ধতি প্রতিটি মোড়ে আরও কঠিন এবং ব্যয়বহুল হয়ে উঠছে। যদিও এটি নতুন ডিজাইনের জন্য একটি বিকল্প হিসাবে রয়ে গেছে, চিপলেটগুলি জটিল চিপগুলির বিকাশের বিকল্প হিসাবে আবির্ভূত হচ্ছে।

চিপলেটের সাহায্যে, একটি বড় SoC ছোট ডাই বা আইপি ব্লকে বিভক্ত হয় এবং সম্পূর্ণ নতুন ডিজাইনে পুনরায় একত্রিত হয়। তাত্ত্বিকভাবে, চিপলেট পদ্ধতি কম খরচে বাজারের সময়কে ত্বরান্বিত করে। হাইব্রিড বন্ধন প্রযুক্তি সক্ষম করার জন্য অনেক উপাদানের মধ্যে একটি।

চিত্র 1: AMD এর 3D V-Cache প্রযুক্তি একটি প্রসেসরে ক্যাশে স্ট্যাক করে। সূত্র: এএমডি

প্যাকেজিং আড়াআড়ি
চিপলেটগুলি একটি প্যাকেজিং প্রকার নয়। এগুলি এমন একটি পদ্ধতির অংশ যা ভিন্নধর্মী একীকরণ অন্তর্ভুক্ত করে, যেখানে জটিল ডাইগুলি একটি উন্নত প্যাকেজে একত্রিত হয়।

আইসি প্যাকেজিং নিজেই একটি জটিল বাজার। শেষ গণনায়, সেমিকন্ডাক্টর শিল্প প্রায় 1,000 প্যাকেজ প্রকারের বিকাশ করেছে। প্যাকেজিং বাজারকে ভাগ করার একটি উপায় হল ইন্টারকানেক্ট টাইপ, যার মধ্যে রয়েছে ওয়্যারবন্ড, ফ্লিপ-চিপ, ওয়েফার-লেভেল প্যাকেজিং (WLP), এবং থ্রু-সিলিকন ভিয়াস (TSVs)। আন্তঃসংযোগগুলি প্যাকেজে একটি ডাইকে অন্যটির সাথে সংযুক্ত করতে ব্যবহৃত হয়।

যদিও প্যাকেজগুলিতে ঘনত্ব বাড়ানোর জন্য একটি চাপ রয়েছে, এই ডিভাইসগুলির অনেকগুলি এখনও পুরানো প্রযুক্তির উপর ভিত্তি করে, যেমন তারের বন্ধন এবং ফ্লিপ-চিপ। ফ্লিপ-চিপে, সোল্ডার উপাদানের উপর ভিত্তি করে ছোট তামার বাম্পগুলি একটি চিপের উপরে গঠিত হয়। তারপরে ডিভাইসটি ফ্লিপ করা হয় এবং একটি পৃথক ডাই বা বোর্ডে মাউন্ট করা হয়, তাই বাম্পগুলি বৈদ্যুতিক সংযোগ তৈরি করতে তামার প্যাডে অবতরণ করে। ফ্লিপ-চিপে, একটি চিপে বাম্প পিচ 300μm থেকে 50μm পর্যন্ত। একটি পিচ ডাইতে সংলগ্ন বাম্পগুলির মধ্যে একটি প্রদত্ত স্থানকে বোঝায়।

“আমরা এখনও 140μm থেকে 150μm এ মোটা-পিচ প্যাকেজগুলি দেখছি। এটি এখনও মূলধারা, এবং এটি শীঘ্রই যে কোনও সময় পরিবর্তন হবে না, "প্রোমেক্সের CTO, অ্যানেট টেং বলেছেন, এর মূল সংস্থা কিউপি টেকনোলজিস.

WLP প্রক্রিয়াগুলি, ইতিমধ্যে, ফ্যান-আউট প্যাকেজগুলি তৈরি করতে ব্যবহৃত হয়, যা তুলনামূলকভাবে মোটা প্রযুক্তি হিসাবে শুরু হয়েছিল। OSATs এখন লাইন এবং স্পেস সঙ্কুচিত করে এবং তাদের উপরে স্তম্ভ এবং অন্যান্য 3D কাঠামো যোগ করে ফ্যান-আউটের ঘনত্ব বাড়ানোর জন্য কাজ করছে।

"(ফ্যান-আউট) স্মার্টফোন এবং অন্যান্য মোবাইল অ্যাপ্লিকেশনগুলির জন্য একটি গুরুত্বপূর্ণ উচ্চ-ভলিউম ক্ষুদ্রাকৃতির প্যাকেজ প্রকারের প্রতিনিধিত্ব করে," উইলিয়াম চেন বলেছেন, একজন ফেলো ASE. "আমাদের কাছে উচ্চ-পারফরম্যান্স কম্পিউটিং, এআই, মেশিন লার্নিং এবং আরও অনেক কিছুর ক্ষেত্রে উদ্ভাবনের একটি প্রাণবন্ত ক্ষেত্র রয়েছে।"

ইতিমধ্যে, 2.5D উচ্চ-কর্মক্ষমতা অ্যাপ্লিকেশনের জন্য ক্রমবর্ধমান মূলধারায় পরিণত হয়েছে, যেমন তথ্য কেন্দ্র, যখন সত্য 3D প্যাকেজিং সবেমাত্র শুরু হচ্ছে। 2.5D এর সাথে, ডাইগুলিকে স্ট্যাক করা হয় বা একটি ইন্টারপোজারের উপরে পাশাপাশি রাখা হয়, যা TSVগুলিকে অন্তর্ভুক্ত করে। TSVs ডাইস থেকে বোর্ডে বৈদ্যুতিক সংযোগ প্রদান করে।

চিত্র 2: 2.5D প্যাকেজ, উচ্চ-ঘনত্বের ফ্যান-আউট (HDFO), ব্রিজ সহ প্যাকেজ এবং চিপলেটের উদাহরণ। সূত্র: আমকর

2.5D বিভিন্ন সমস্যার সমাধান করে। অনেক সিস্টেমে, একটি প্রসেসর, DRAM এবং অন্যান্য ডিভাইসগুলি একটি বোর্ডে স্থাপন করা হয়। একটি প্রসেসর এবং DRAM-এর মধ্যে ডেটা স্থানান্তরিত হয়, কিন্তু অনেক সময় এই বিনিময়ের ফলে বিলম্বিত হয় এবং বিদ্যুতের খরচ বেড়ে যায়। প্রতিক্রিয়া হিসাবে, অনেক হাই-এন্ড সিস্টেম এএসআইসি এবং এইচবিএম সহ 2.5D প্যাকেজ অন্তর্ভুক্ত করে। এটি দ্রুত থ্রুপুট সক্ষম করে মেমরিকে প্রক্রিয়াকরণ ফাংশনের কাছাকাছি স্থানান্তরিত করতে দেয়।

এই প্যাকেজিং বিকল্পগুলির মধ্যে অনেকগুলি চিপলেটগুলিকে সমর্থন করতে পারে, যেখানে ডাইগুলি মিশ্রিত হয় এবং চিপমেকারের প্রয়োজন অনুসারে মেলে। ব্রুয়ার সায়েন্সের সিনিয়র প্রোগ্রাম ম্যানেজার জিয়াও লিউ বলেন, "সর্বোত্তম কর্মক্ষমতা/কস্ট প্রসেস নোডের সাথে সর্বোত্তম প্রসেসর উপাদান ব্যবহার করে সিস্টেমটিকে অপ্টিমাইজ করা যেতে পারে।"

চিপলেট পদ্ধতি ব্যবহার করে, বিক্রেতারা 3D-এর মতো আর্কিটেকচার তৈরি করেছে। উদাহরণস্বরূপ, ইন্টেল সম্প্রতি একটি 3D CPU প্ল্যাটফর্ম চালু করেছে। এটি একটি প্যাকেজে চারটি 10nm প্রসেসর কোরের সাথে একটি 22nm প্রসেসর কোরকে একত্রিত করে।

সমস্ত হাই-এন্ড প্যাকেজ এআই এবং অন্যান্য অ্যাপ্লিকেশন দ্বারা চালিত বৃদ্ধি দেখতে পাচ্ছে। “AI উচ্চ-পারফরম্যান্স কম্পিউটিং (HPC) জড়িত। আমরা ফ্লিপ-চিপ বিজিএ-র প্রচুর চাহিদা দেখছি, যা এআই বা এইচপিসি অ্যাপ্লিকেশনের সাথে যুক্ত। এর মধ্যে 2.5D, 3D বা উচ্চ-ঘনত্বের ফ্যান-আউটও রয়েছে, "এতে CTO চুন লি বলেছেন জেসিইটি.

এই প্যাকেজগুলির প্রতিটি এক বা একাধিক ভিন্ন উত্পাদন প্রক্রিয়া ব্যবহার করে। সবচেয়ে উন্নত প্যাকেজগুলির মধ্যে যা সাধারণ তা হল আন্তঃসংযোগ প্রযুক্তি। এই ক্ষেত্রে, এটি নির্ধারণ করে যে আপনি কীভাবে একটি প্যাকেজে ডাইসকে স্ট্যাক এবং বন্ড করবেন।

ইন্টেলের 3D CPU, HBM, এবং অন্যান্য চিপগুলি একটি ফ্লিপ-চিপ প্রক্রিয়া সহ প্যাকেজে আন্তঃসংযোগ স্কিম হিসাবে ক্ষুদ্র কপার মাইক্রোবাম্প ব্যবহার করে। এইচবিএম-এর সাহায্যে, ডিআরএএম ডাইয়ের প্রতিটি পাশে ছোট ছোট তামার বাম্প তৈরি হয়। সেই ডাইগুলির উপর বাম্পগুলি একসাথে বন্ধন করা হয়, কখনও কখনও থার্মোকম্প্রেশন বন্ডিং (TCB) ব্যবহার করে। অপারেশনে, একটি TCB সিস্টেম ডাইস নেয়, তাদের সারিবদ্ধ করে এবং বল এবং তাপ ব্যবহার করে চিপগুলিকে বন্ধন করে।

বর্তমানে, সবচেয়ে উন্নত মাইক্রোবাম্পে একটি 40μm পিচ জড়িত, যা 20μm থেকে 25μm বাম্পের আকারের সমান এবং ডাই-এর সংলগ্ন বাম্পগুলির মধ্যে 15μm ব্যবধান। R&D-এ, বিক্রেতারা 40μm এর বেশি বাম্প পিচ সহ ডিভাইসগুলিতে কাজ করছে। এখানে, গ্রাহকদের কিছু বিকল্প আছে। প্রথমত, তারা বিদ্যমান মাইক্রোবাম্প ব্যবহার করে চিপ তৈরি করতে পারে। মূলত, সোল্ডার-ভিত্তিক মাইক্রোবাম্পগুলি আজ 40μm পিচ থেকে 10μm পর্যন্ত প্রসারিত হয়, যেখানে এই স্কিমগুলি বাষ্প শেষ হয়ে যায়।

“ছোট ছোট সোল্ডার বাম্পগুলিতে সোল্ডার ক্যাপের ছোট টুকরোগুলি পরিচালনা করার জন্য উপলব্ধ সোল্ডার ভরের নিজস্ব বিতরণ রয়েছে। এবং কিছু সময়ে, সেগুলি নির্ভরযোগ্য হতে যাচ্ছে না, "এডভান্সড প্যাকেজিং ডেভেলপমেন্ট অ্যান্ড ইন্টিগ্রেশনের ভাইস প্রেসিডেন্ট মাইক কেলি বলেছেন আমকোর. “কোথাও 20μm এবং 10μm এর মধ্যে, গ্রাহকরা হাইব্রিড পদ্ধতিতে ঝাঁপিয়ে পড়বে। এটার অনেক সুবিধা আছে। ডাই এর মধ্যে শক্তি কম। বৈদ্যুতিক সংকেত পথটি চমৎকার।"

হাইব্রিড বন্ধনে, ডাইগুলি ছোট তামা থেকে তামার আন্তঃসংযোগ ব্যবহার করে সংযুক্ত থাকে, বাম্প নয়। প্যাকেজিংয়ের জন্য, হাইব্রিড বন্ধনের সূচনা বিন্দু হল 10μm পিচ এবং তার বাইরে।

মাইক্রোবাম্প এবং হাইব্রিড বন্ধন উভয়ই কার্যকর বিকল্প। গ্রাহকরা অ্যাপ্লিকেশনের উপর নির্ভর করে প্যাকেজে একটি বা অন্যটি ব্যবহার করতে পারেন।

হাইব্রিড বন্ধন কেন?
হাইব্রিড বন্ধন নতুন নয়। বছর ধরে, CMOS ইমেজ সেন্সর বিক্রেতারা এটি ব্যবহার করেছে। একটি ইমেজ সেন্সর তৈরি করতে, একজন বিক্রেতা একটি ফ্যাবে দুটি ভিন্ন ওয়েফার প্রক্রিয়া করে। প্রথম ওয়েফারটিতে অনেকগুলি ডাইস থাকে, যার প্রতিটিতে একটি পিক্সেল অ্যারে থাকে। দ্বিতীয় ওয়েফারটি সংকেত প্রসেসর ডাই নিয়ে গঠিত।

তারপর, হাইব্রিড বন্ধন ব্যবহার করে, ওয়েফারগুলিকে μm-স্তরে তামা-থেকে-তামার আন্তঃসংযোগগুলির সাথে একত্রে বন্ধন করা হয়। ওয়েফারের ডাইগুলিকে তারপরে কাটা হয়, যা ইমেজ সেন্সর তৈরি করে।

এই প্রক্রিয়াটি প্যাকেজিংয়ের জন্য প্রায় একই। কিন্তু প্যাকেজিংয়ের জন্য, হাইব্রিড বন্ডিং অ্যাসেম্বলি চ্যালেঞ্জের একটি ভিন্ন সেট জড়িত, যে কারণে এটি সম্প্রতি পর্যন্ত উত্পাদনে সরানো হয়নি।

এটা মহান প্রতিশ্রুতি ঝুলিতে. গত বছরের শেষের দিকে, AMD হাইব্রিড বন্ডিং ব্যবহার করে একটি সার্ভার প্রসেসর চালু করেছে। সম্প্রতি, AMD Ryzen 7 5800X3D প্রবর্তন করেছে, একটি হাই-এন্ড ডেস্কটপ প্রসেসর। হাইব্রিড বন্ডিং ব্যবহার করে, একটি 7nm SRAM স্ট্যাক করা হয় এবং 7nm প্রসেসরে বন্ড করা হয়। বাস্তবে, 64MB L3 ক্যাশে মেমরি প্রসেসরে স্ট্যাক করা হয়, যা মেমরির ঘনত্ব তিনগুণ করে।

তারপর, R&D-এ, অঙ্গনে বেশ কিছু উন্নয়ন রয়েছে। উদাহরণস্বরূপ, মাইক্রোবাম্পস এবং হাইব্রিড বন্ডিং উভয় ব্যবহার করে, Imec 3D-SoCs তৈরি করেছে। 3D-SoCs-এ, আপনি যেকোন সংখ্যক ডাইস স্ট্যাক করতে পারেন, যেমন মেমরি অন লজিক। এই জন্য, আপনি মেমরি এবং যুক্তি একটি একক SoC হিসাবে সহ-ডিজাইন করুন.

হাইব্রিড বন্ধন এই ডিভাইসগুলিতে সবচেয়ে উন্নত আন্তঃসংযোগ সক্ষম করে। “এই ধরনের 3D-SoC সার্কিট উপলব্ধি করতে, 3D আন্তঃসংযোগ পিচকে বর্তমান অত্যাধুনিকতার বাইরে আরও স্কেল করা দরকার। আমাদের বর্তমান গবেষণা ডাই-টু-ডাই স্ট্যাকিংয়ের জন্য 7µm পিচে এবং ওয়েফার-টু-ওয়েফারের জন্য 700nm পিচে এই ধরনের আন্তঃসংযোগগুলি উপলব্ধি করার সম্ভাব্যতা প্রদর্শন করেছে,” বলেছেন এরিক বেইন, সিনিয়র ফেলো, R&D-এর ভাইস প্রেসিডেন্ট এবং 3D সিস্টেম ইন্টিগ্রেশনের পরিচালক। আইইএমসি-তে প্রোগ্রাম, আইইডিএম-এর একটি কাগজে।

তবুও, AMD TSMC এর হাইব্রিড বন্ডিং প্রযুক্তি ব্যবহার করছে, যাকে বলা হয় SoIC। মাইক্রোবাম্পের তুলনায়, TSMC এর প্রযুক্তি 200X এর বেশি সংযোগ ঘনত্ব এবং 15X আন্তঃসংযোগ ঘনত্ব প্রদান করে, AMD অনুসারে। "এটি প্রতিযোগিতামূলক পদ্ধতির তুলনায় প্রতি সিগন্যালের এক-তৃতীয়াংশ শক্তি ব্যবহার করে অনেক বেশি দক্ষ এবং ঘন একীকরণ সক্ষম করে," বলেছেন লিসা সু, প্রেসিডেন্ট এবং সিইও এএমডি.

এদিকে, সাম্প্রতিক আইইডিএম সম্মেলনে একটি উপস্থাপনায় ডগলাস ইউ, ভাইস প্রেসিডেন্ট ড TSMC, কোম্পানির SoIC রোডম্যাপ সম্পর্কে আরও বিশদ প্রদান করেছে৷ এটি গ্রাহকদের জন্য হাইব্রিড বন্ডিং বাম্প পিচ স্কেলিং পথের রূপরেখা দেয়।

SoIC রোডম্যাপে, TSMC 9μm এর একটি বন্ড পিচ দিয়ে শুরু হয়, যা আজ উপলব্ধ। তারপরে, এটি একটি 6μm পিচ প্রবর্তন করার পরিকল্পনা করে, তারপরে 4.5μm এবং 3μm। অন্য কথায়, কোম্পানিটি প্রতি দুই বছর বা তার পরে একটি নতুন বন্ড পিচ প্রবর্তন করার আশা করছে, প্রতিটি প্রজন্মকে 70% স্কেলিং বুস্ট প্রদান করবে।

SoIC বাস্তবায়নের বিভিন্ন উপায় আছে। উদাহরণস্বরূপ, AMD একটি 7nm-ভিত্তিক প্রসেসর এবং SRAM ডিজাইন করেছে, যা TSMC দ্বারা নির্মিত। তারপরে, SoIC ব্যবহার করে, TSMC ডাইসকে 9μm বন্ড পিচ দিয়ে সংযুক্ত করেছে।

তাত্ত্বিকভাবে, সময়ের সাথে সাথে, আপনি বিভিন্ন উন্নত চিপ তৈরি করতে পারেন, এবং বিভিন্ন পিচে TSMC-এর প্রযুক্তি ব্যবহার করে তাদের বন্ধন করতে পারেন।

নিশ্চিত হতে, প্রযুক্তিটি ঐতিহ্যগত চিপ স্কেলিং প্রতিস্থাপন করে না। বিপরীতে, চিপ স্কেলিং চলতে থাকে। টিএসএমসি এবং স্যামসাং উভয়ই তাদের 5nm লজিক প্রক্রিয়াগুলিকে 3nm এবং তার পরেও R&D-এ র‌্যাম্প করছে৷

এক সময়ে, একটি প্রক্রিয়া নোড থেকে পরেরটি স্থানান্তরটি চিপগুলির জন্য শক্তি, কর্মক্ষমতা এবং ক্ষেত্রফলের (পিপিএ) ক্ষেত্রে একটি উল্লেখযোগ্য বৃদ্ধি প্রদান করে। সাম্প্রতিকতম নোডগুলিতে, যদিও, PPA সুবিধাগুলি হ্রাস পাচ্ছে।

অনেক উপায়ে, হাইব্রিড বন্ধন সিস্টেমে একটি বুস্ট প্রদানের একটি উপায়। “অতীতে, বেশিরভাগ পিপিএ সুবিধা সিলিকন দ্বারা সম্পন্ন হয়। মানুষ চিপ স্কেলিং ড্রাইভ সিস্টেম কর্মক্ষমতা দিতে ব্যবহৃত. কিন্তু এখন, ইঞ্জিন হিসাবে চিপ স্কেলিং কিছুটা বাষ্প হারাচ্ছে,” নিডহ্যামের শি বলেছেন। “অবশেষে, আপনি সামগ্রিক সিস্টেম-স্তরের পিপিএ তুলতে হাইব্রিড বন্ধন রাখতে চান। আপনি যদি আরও প্রযুক্তিগতভাবে সুনির্দিষ্ট হতে চান, আমি TSMC গ্রাহকদের জন্য উপলব্ধ টুলকিটে SoIC-কে একটি শক্তিশালী হাতিয়ার হিসেবে রাখব। SoIC নির্দিষ্ট কাজের চাপের জন্য একটি দুর্দান্ত PPA বুস্টার।"

ইন্টেল, স্যামসাং এবং অন্যরা তাদের হাইব্রিড বন্ডিং রোডম্যাপ প্রকাশ করেনি।

যাইহোক, স্থাপত্যের দৃষ্টিকোণ থেকে, এই সবগুলি যতটা সহজ মনে হয় ততটা সহজ নয়। পরবর্তী প্রজন্মের 3D প্যাকেজগুলি বিভিন্ন নোডে বিভিন্ন জটিল চিপলেট অন্তর্ভুক্ত করতে পারে। কিছু ডাইস হাইব্রিড বন্ডিং ব্যবহার করে স্ট্যাক করা এবং বন্ধন করা যেতে পারে। অন্যান্য মৃতরা প্যাকেজের অন্যত্র বসবাস করবে। তাই সমস্ত টুকরোগুলিকে সংযুক্ত করতে বিভিন্ন প্রযুক্তির প্রয়োজন হবে।

"হাইব্রিড বন্ধন উচ্চ-কর্মক্ষমতা কম্পিউটিং পণ্য বিকাশের জন্য খাম ঠেলাঠেলি জন্য প্রয়োজন হতে পারে," রিচার্ড Otte, Promex এর প্রেসিডেন্ট এবং সিইও বলেছেন. "2D কাঠামো এবং অ্যাপ্লিকেশনগুলির জন্য, উচ্চ-ঘনত্বের পদ্ধতিগুলি ব্যবহার করে চিপলেটগুলি আন্তঃসংযুক্ত হতে পারে৷ এর মধ্যে ইন্টারপোজার রয়েছে। 3D-ICs-এর জন্য স্ট্যাকিং চিপলেট এবং এইভাবে TSV এবং কপার পিলারের পাশাপাশি 2D উচ্চ-ঘনত্বের আন্তঃসংযোগ প্রক্রিয়াগুলির প্রয়োজন হয়।"

অন্যান্য চ্যালেঞ্জ আছে। একটি প্যাকেজে, ডাই-টু-ডাই লিঙ্ক এবং ইন্টারফেস ব্যবহার করে সমস্ত মৃতদের একে অপরের সাথে যোগাযোগ করতে হবে। এই ডাই-টু-ডাই লিঙ্কগুলির বেশিরভাগই মালিকানাধীন। ওপেন স্ট্যান্ডার্ড লিঙ্কগুলি বিকাশের জন্য একটি পদক্ষেপ রয়েছে। “নতুন আইপি হয়ে ওঠা চিপলেটের সবচেয়ে বড় বাধা হল প্রমিতকরণ। এটি একাধিক প্যাকেজিং প্রদানকারী জুড়ে কার্যকর হওয়ার জন্য চিপলেটগুলির মধ্যে স্ট্যান্ডার্ড/সাধারণ যোগাযোগের ইন্টারফেসগুলি অবশ্যই প্রতিষ্ঠিত করতে হবে, "অট্টে বলেছিলেন।

ম্যানুফ্যাকচারিং চ্যালেঞ্জ
উত্পাদনের সামনে, ইতিমধ্যে, দুটি ধরণের সমাবেশ প্রক্রিয়া হাইব্রিড বন্ধন ব্যবহার করে - ওয়েফার-টু-ওয়েফার এবং ডাই-টু-ওয়েফার।

ওয়েফার-টু-ওয়েফারে, একটি ফ্যাবে দুটি ওয়েফারে চিপগুলি প্রক্রিয়া করা হয়। তারপর, একটি ওয়েফার বন্ডার দুটি ওয়েফার নিয়ে যায় এবং তাদের একসাথে বাঁধে। অবশেষে, ওয়েফারের উপর স্তুপীকৃত ডাইগুলি কেটে পরীক্ষা করা হয়।

ডাই-টু-ওয়েফার আরেকটি বিকল্প। ওয়েফার-টু-ওয়েফারের মতো, চিপগুলি একটি ফ্যাব-এ ওয়েফারগুলিতে প্রক্রিয়া করা হয়। ডাইস এক ওয়েফার থেকে কাটা হয়। তারপর, যারা ডাই একটি বেস ওয়েফার সম্মুখের বন্ধন করা হয়. অবশেষে, ওয়েফারের উপর স্তুপীকৃত ডাইগুলি কেটে পরীক্ষা করা হয়।

চিত্র 3: ওয়েফার থেকে ওয়েফার প্রবাহ। সূত্র: লেটি

চিত্র 4: ডাই-টু-ওয়েফার প্রবাহ। সূত্র: লেটি

শুরু থেকে, ভাল ফলন সহ মরে যাওয়া গুরুত্বপূর্ণ। সাব-পার ফলনের সাথে ডাইস চূড়ান্ত পণ্যের কর্মক্ষমতা প্রভাবিত করতে পারে। অতএব, সামনে একটি ভাল পরীক্ষার কৌশল থাকা গুরুত্বপূর্ণ।

"মৃত্যুদের মধ্যে কিছু ম্যানুফ্যাকচারিং ত্রুটি থাকতে পারে যা পরীক্ষার সময় আদর্শভাবে স্ক্রিন করা হবে," বলেছেন অ্যাডেল এলশারবিনি, সিনিয়র প্রিন্সিপাল ইঞ্জিনিয়ার ইন্টেল, IEDM এ একটি উপস্থাপনার সময়। “তবে, যদি পরীক্ষার কভারেজ 100% না হয়, তবে এর মধ্যে কিছু মারা যেতে পারে ভাল মরে। এটি একটি বিশেষ চ্যালেঞ্জ। ত্রুটিপূর্ণ মৃত্যুর ফলে সিস্টেমের চূড়ান্ত ফলন কম হতে পারে, বিশেষ করে মৃত্যুর সংখ্যা বৃদ্ধির সাথে সাথে।"

একটি ভাল পরীক্ষার কৌশল ছাড়াও, একটি শব্দ প্রক্রিয়া প্রবাহ প্রয়োজন। হাইব্রিড বন্ধন প্রক্রিয়াটি সেমিকন্ডাক্টর ফ্যাব-এর মধ্যে একটি ক্লিনরুমে সঞ্চালিত হয়, বেশিরভাগ প্যাকেজ প্রকারের মতো প্যাকেজিং হাউসে নয়।

একটি অতি-পরিচ্ছন্ন ক্লিনরুমে এই প্রক্রিয়াটি পরিচালনা করা গুরুত্বপূর্ণ। ক্লিনরুমগুলি পরিচ্ছন্নতার স্তর দ্বারা শ্রেণীবদ্ধ করা হয়, যা বায়ুর প্রতি আয়তনে অনুমোদিত কণার সংখ্যা এবং আকারের উপর ভিত্তি করে। সাধারণত, সেমিকন্ডাক্টর ফ্যাবগুলি একটি ISO ক্লাস 5 বা ক্লিনার স্ট্যান্ডার্ড সহ ক্লিনরুম অন্তর্ভুক্ত করে। আইএসও ক্লাস 5-এ, আমেরিকান ক্লিনরুম সিস্টেমস অনুসারে, একটি ক্লিনরুমে 3,520µm প্রতি ঘনমিটার আকারে 0.5টির কম কণা থাকতে হবে। একটি ISO ক্লাস 5 ক্লিনরুম পুরানো ক্লাস 100 স্ট্যান্ডার্ডের সমতুল্য।

কিছু ক্ষেত্রে, একটি OSAT-এ IC সমাবেশ ISO 7 বা ক্লাস 10,000 ক্লিনরুম বা উচ্চতর মধ্যে পরিচালিত হয়। এটি বেশিরভাগ প্যাকেজ ধরনের জন্য কাজ করে, কিন্তু হাইব্রিড বন্ধনের জন্য নয়। এই প্রক্রিয়ায়, ক্ষুদ্র কণাগুলি প্রবাহকে আক্রমণ করতে পারে, যার ফলে ডিভাইস ব্যর্থ হয়।

ওএসএটি অবশ্যই আইএসও 5 ক্লিনরুমের সাথে সুবিধা তৈরি করতে পারে, তবে এটি একটি ব্যয়বহুল প্রচেষ্টা। হাইব্রিড বন্ধন অপেক্ষাকৃত ব্যয়বহুল সরঞ্জাম প্রয়োজন. এছাড়াও, হাইব্রিড বন্ধনে বেশ কয়েকটি পদক্ষেপ জড়িত যা সেমিকন্ডাক্টর বিক্রেতাদের কাছে আরও পরিচিত।

ওয়েফার-টু-ওয়েফার এবং ডাই-টু-ওয়েফার উভয় প্রবাহে, প্রক্রিয়াটি ফ্যাব-এ একটি একক ডামাসেন প্রক্রিয়া দিয়ে শুরু হয়। এর জন্য, ওয়েফারের একপাশে একটি সিলিকন ডাই অক্সাইড স্তর জমা হয়। তারপরে, অনেকগুলি ক্ষুদ্র ভায়াগুলি পৃষ্ঠের উপর প্যাটার্ন করা হয়। প্যাটার্নগুলি খোদাই করা হয়, যা ওয়েফারে অনেকগুলি ক্ষুদ্র μm-আকারের ভিয়াস তৈরি করে।

তামার উপকরণগুলি তখন পুরো কাঠামোর উপরে জমা হয়। একটি রাসায়নিক-যান্ত্রিক-পলিশিং (CMP) সিস্টেম ব্যবহার করে পৃষ্ঠটি প্ল্যানারাইজ করা হয়েছে। এই টুল যান্ত্রিক শক্তি ব্যবহার করে একটি পৃষ্ঠ পালিশ.

সিএমপি প্রক্রিয়া তামার উপাদানগুলিকে সরিয়ে দেয় এবং পৃষ্ঠকে পালিশ করে। যা অবশিষ্ট থাকে তা হল ক্ষুদ্র ভিয়াসে তামা ধাতবকরণ উপাদান।

পুরো প্রক্রিয়াটি বেশ কয়েকবার পুনরাবৃত্তি হয়। অবশেষে, ওয়েফারের একটি মুষ্টিমেয় স্তর রয়েছে। প্রতিটি স্তরে ছোট তামার ভায়া রয়েছে, যা পার্শ্ববর্তী স্তরগুলিতে একে অপরের সাথে সংযোগ স্থাপন করে। উপরের স্তরটি বড় তামার কাঠামো নিয়ে গঠিত, যাকে বন্ড প্যাড বলা হয়। অস্তরক পদার্থ ক্ষুদ্র বন্ড প্যাড ঘিরে.

তা সত্ত্বেও, ডামাসেসিন প্রক্রিয়া, বিশেষ করে সিএমপি, চ্যালেঞ্জিং। এটি ওয়েফার পৃষ্ঠ জুড়ে সুনির্দিষ্ট নিয়ন্ত্রণ প্রয়োজন। “[ওয়েফারে], ডাইইলেকট্রিক পৃষ্ঠটি হওয়া দরকার: (1) ডাই সংযুক্ত করার সময় শক্তিশালী আকর্ষণ শক্তি নিশ্চিত করার জন্য অত্যন্ত মসৃণ; এবং (2) ডাইইলেকট্রিক প্রি-বন্ডিং-এ শূন্যতা বা অপ্রয়োজনীয় চাপ এড়াতে খুব কম টপোগ্রাফি,” এলশারবিনি আইইডিএম-এর একটি গবেষণাপত্রে বলেছেন।

এই প্রক্রিয়া চলাকালীন, যদিও, বিভিন্ন সমস্যা হতে পারে। ওয়েফারগুলি ঝুঁকে বা নমতে থাকে। তারপর, CMP প্রক্রিয়া চলাকালীন, টুলটি পৃষ্ঠকে অতিরিক্ত পালিশ করতে পারে। তামার প্যাডের অবকাশগুলি খুব বড় হয়ে যায়। কিছু প্যাড বন্ধন প্রক্রিয়া চলাকালীন যোগদান নাও হতে পারে. কম পালিশ করা হলে, তামার অবশিষ্টাংশ বৈদ্যুতিক শর্টস তৈরি করতে পারে।

হাইব্রিড বন্ধনে, স্ট্যান্ডার্ড CMP প্রক্রিয়াগুলি কৌশলটি নাও করতে পারে। "এটির জন্য রাসায়নিক থেকে যান্ত্রিক এচিং এর অনুপাতের পাশাপাশি ডাইইলেকট্রিক পৃষ্ঠের প্ল্যানারিটি বজায় রাখার জন্য সিএমপি পদক্ষেপের সংখ্যা নিয়ন্ত্রণ করার জন্য বিশেষ সিএমপি প্রক্রিয়াকরণ প্রয়োজন," এলশারবিনি বলেন।

সিএমপির পরে, ওয়েফারগুলি একটি মেট্রোলজি পদক্ষেপের মধ্য দিয়ে যায়। একটি মেট্রোলজি টুল পৃষ্ঠের টপোগ্রাফি পরিমাপ করে এবং বৈশিষ্ট্যযুক্ত করে।

"কপার হাইব্রিড বন্ধনের প্রধান প্রক্রিয়া চ্যালেঞ্জগুলির মধ্যে রয়েছে শূন্যতা প্রতিরোধের জন্য পৃষ্ঠের ত্রুটি নিয়ন্ত্রণ, ওয়েফার-স্তরের বেধ এবং আকৃতির পরিমাপবিদ্যা সহ ন্যানোমিটার-স্তরের পৃষ্ঠ প্রোফাইল নিয়ন্ত্রণ শক্তিশালী হাইব্রিড বন্ড প্যাড যোগাযোগকে সমর্থন করার জন্য, এবং উপরে তামার প্যাডগুলির প্রান্তিককরণ নিয়ন্ত্রণ করা। এবং নীচে মারা যায়,” স্টিফেন হাইবার্ট বলেছেন, মার্কেটিং এর সিনিয়র ডিরেক্টর KLA.

আরও পদক্ষেপ
মেট্রোলজি পদক্ষেপ অনুসরণ করে, ওয়েফারগুলি একটি পরিষ্কার এবং একটি অ্যানাল প্রক্রিয়ার মধ্য দিয়ে যায়। অ্যানাল স্টেপ ডাইকে সক্রিয় করে।

এখান থেকে, প্রক্রিয়াটি দুটি দিকে যেতে পারে - ওয়েফার-টু-ওয়েফার বা ডাই-টু-ওয়েফার। ওয়েফার-টু-ওয়েফারে, আপনি ইতিমধ্যে প্রথম ওয়েফার (A) প্রক্রিয়া করেছেন। তারপর, ডাই সহ একটি দ্বিতীয় ওয়েফার (বি) একই প্রক্রিয়ার মধ্য দিয়ে যায় (ডামাসেসিন, সিএমপি, মেট্রোলজি)।

তারপর, দুটি ওয়েফার (A, B) হাইব্রিড বন্ধন ব্যবহার করে বন্ধন করা হয়। চিপগুলি ওয়েফারে কাটা হয় এবং পরীক্ষা করা হয়। ফলস্বরূপ স্ট্যাক করা ডিভাইসগুলি 3D-এর মতো কাঠামোর অনুরূপ।

ডাই-টু-ওয়েফারে, এদিকে, একজন চিপমেকার প্রথম ওয়েফারটি নেবে এবং ডাইগুলিকে সক্রিয় করবে। তারপরে, ওয়েফার (A) এর চিপগুলি ডাইস করে পরীক্ষা করা হয়।

তারপরে, একটি দ্বিতীয় ওয়েফার (বি) একটি ডামাসেসিন প্রক্রিয়ার মধ্য দিয়ে যায়, তারপরে সিএমপি এবং একটি মেট্রোলজি পদক্ষেপ হয়। সেই ওয়েফারটি কাটা হয় না এবং অক্ষত থাকে। একটি বন্ডার ব্যবহার করে, প্রক্রিয়াকৃত ওয়েফার (A) থেকে ডাইগুলিকে স্ট্যাক করা হয় এবং বেস ওয়েফার (B) এর উপর বন্ধন করা হয়।

তারপর চিপগুলিকে স্তুপীকৃত ওয়েফারে কাটা এবং পরীক্ষা করা হয়। এটি ঘুরে 3D-এর মতো ডিভাইস তৈরি করে।

ওয়েফার-টু-ওয়েফার এবং ডাই-টু-ওয়েফার উভয়ের জন্য, বিক্রেতারা একই ওয়েফার বন্ডার সিস্টেম ব্যবহার করতে পারেন। বেশ কিছু বিক্রেতা ন্যানোমিটার-লেভেল প্লেসমেন্ট নির্ভুলতার সাথে হাইব্রিড বন্ধনের জন্য এই সিস্টেমগুলি বিক্রি করে।

অপারেশনে, ডাইগুলি ওয়েফার বন্ডারের ভিতরে একটি টেবিল ইউনিটে স্থাপন করা হয়। প্রক্রিয়াকৃত ওয়েফারটি বন্ডারে একটি পৃথক ওয়েফার টেবিলে স্থাপন করা হয়। টেবিল থেকে ডাইস তুলে নেওয়া হয়, সারিবদ্ধ করা হয় এবং প্রক্রিয়াকৃত ওয়েফারের উপর রাখা হয়।

এই মুহুর্তে, দুটি কাঠামোর বন্ড প্যাড একটি দ্বি-পদক্ষেপ প্রক্রিয়া ব্যবহার করে বন্ধন করা হয়-এটি একটি অস্তরক-থেকে-ডাইইলেকট্রিক বন্ড, যার পরে একটি ধাতু-থেকে-ধাতু সংযোগ। "সরাসরি হাইব্রিড বন্ধন বলতে একটি SiO2 ম্যাট্রিক্সের মধ্যে তামার আন্তঃসংযোগ দ্বারা গঠিত দুটি পৃষ্ঠের আণবিক বন্ধনকে বোঝায়," এমিলি বোরজোট ব্যাখ্যা করেছেন, 3D ইন্টিগ্রেশন প্রকল্প ব্যবস্থাপক Leti,. "যখন এই দুটি পৃষ্ঠতল ঘরের তাপমাত্রায় ঘনিষ্ঠভাবে যোগাযোগে থাকে, তখন ভ্যান ডের ওয়ালস বন্ডগুলি আনুগত্য তৈরি করে। এই বন্ডগুলি তারপর একটি তাপীয় বাজেটের পরে সমযোজী এবং ধাতব বন্ধনে পরিবর্তিত হয়।"

বন্ধন প্রক্রিয়া চ্যালেঞ্জিং. "বিবেচনার প্রথম আইটেমটি হল স্থান নির্ধারণের নির্ভুলতা এবং থ্রুপুট। আমাদের অত্যন্ত সূক্ষ্ম পিচ সমর্থন করতে হবে। আমাদের খুব সঠিকভাবে ডাইস স্থাপন করতে সক্ষম হতে হবে,” ইন্টেলের এলশারবিনি বলেছেন। "এটি ডিজাইন অপ্টিমাইজেশানের মাধ্যমে অর্জন করা হয় যাতে নিশ্চিত করা যায় যে প্রান্তিককরণের ফিডুশিয়ালগুলির খুব ভাল দৃশ্যমানতা এবং বৈপরীত্য রয়েছে, যখন খুব বেশি ডাই অ্যাক্টিভ এলাকা গ্রাস না করে।"

বন্ডার এই কাজগুলি সম্পাদন করতে পারে, তবে চ্যালেঞ্জটি হল প্রবাহে অবাঞ্ছিত কণা এবং পৃষ্ঠের ত্রুটিগুলি প্রতিরোধ করা। একটি ক্ষুদ্র কণা বন্ড প্যাডে শূন্যতা সৃষ্টি করতে পারে। এমনকি যদি একটি 100nm কণা বন্ড প্যাডগুলিতে আক্রমণ করে, তবে এর ফলে শত শত ব্যর্থ সংযোগ হতে পারে।

উপসংহার
হাইব্রিড বন্ধন একটি জটিল কিন্তু সক্ষম প্রক্রিয়া। এটি চিপস এবং প্যাকেজগুলির একটি নতুন শ্রেণি সক্ষম করে।

এএমডি এই পদ্ধতিটি প্রথম ব্যবহার করে, তবে অন্যরা শীঘ্রই অনুসরণ করবে। দৌড় সবেমাত্র শুরু হয়েছে।

সম্পর্কিত খবর
উন্নত প্যাকেজিং এ স্কেলিং বাম্প পিচ
আন্তঃসংযোগগুলির উচ্চ ঘনত্ব ডেটার দ্রুত গতিবিধি সক্ষম করবে, তবে এটি অর্জনের একাধিক উপায় রয়েছে।

পিসিং টুগেদার চিপলেট
পরিবর্তনগুলি যা এই প্যাকেজিং পদ্ধতিকে মূলধারায় ঠেলে দিতে পারে এবং সামনের চ্যালেঞ্জগুলি।

উন্নত প্যাকেজিং এর পরবর্তী তরঙ্গ
বিকল্পগুলির একটি দীর্ঘ তালিকা মাল্টি-চিপ প্যাকেজগুলিকে ডিজাইনের অগ্রভাগে নিয়ে যাচ্ছে, যখন অনেকগুলি বিকল্প এবং ট্রেডঅফ তৈরি করছে

উন্নত প্যাকেজিংয়ের জন্য ভবিষ্যতের চ্যালেঞ্জ
ওএসএটিগুলি বেশ কয়েকটি সমস্যার সাথে লড়াই করছে, যার মধ্যে রয়েছে ওয়ারপেজ, থার্মাল অমিল, ভিন্নধর্মী ইন্টিগ্রেশন এবং পাতলা লাইন এবং স্পেস।

উন্নত প্যাকেজিংয়ের ভিতরে একটি বিস্তৃত চেহারা
JCET-এর CTO মুরের আইনের ধীরগতি এবং নতুন প্যাকেজিং পদ্ধতি এবং চিপলেটগুলির প্রতি ক্রমবর্ধমান আগ্রহ সম্পর্কে কথা বলে৷

প্যানেল-স্তরের প্যাকেজিংয়ের জন্য পরবর্তী পদক্ষেপ
এটি কোথায় কাজ করছে এবং আরও বিস্তৃত গ্রহণের জন্য কী চ্যালেঞ্জগুলি রয়ে গেছে।

সূত্র: https://semiengineering.com/next-gen-3d-chip-packaging-race-begins/