تحليل شبكة توصيل الطاقة في تصميم DRAM

تحليل شبكة توصيل الطاقة في تصميم DRAM

الطابع الزمني: 27 آذار (مارس) 2023 ، الساعة 1:00 مساءً
عقدة المصدر: 2547443

بدأت مسيرتي المهنية في تصميم IC مع تصميم DRAM في عام 1978 ، لذلك راقبت التطورات في هذا المجال من تصميم الذاكرة لملاحظة تحديات التصميم وتحديثات العمليات والابتكارات على طول الطريق. استضافت سينوبسيس ملف ندوة تقنية الذاكرة في نوفمبر 2022 ، وأتيحت لي الفرصة لمشاهدة عرض تقديمي من مهندسي SK hynix ، تاي-جون لي وبونج جيل كانج. وصلت رقائق DRAM إلى سعة عالية ومعدلات بيانات سريعة تبلغ 9.6 جيجابت في الثانية ، مثل الأخيرة LPDDDR5T إعلان يوم 25 يناير. يمكن تقييد معدلات البيانات من خلال تكامل شبكة توصيل الطاقة (PDN) ، ومع ذلك فإن تحليل ذاكرة DRAM كاملة الرقاقة باستخدام PDN سيؤدي إلى إبطاء أوقات المحاكاة كثيرًا.

أظهر عرض النطاق الترددي الذروة للذاكرة لكل قناة x64 نموًا ثابتًا عبر عدة أجيال:

  • DDR1 ، 3.2 جيجابايت / ثانية بتزويد 2.5 فولت
  • DDR2 ، 6.4 جيجابايت / ثانية بتزويد 1.8 فولت
  • DDR3 ، 12.8 جيجابايت / ثانية بتزويد 1.5 فولت
  • DDR4 ، 25.6 جيجابايت / ثانية بتزويد 1.2 فولت
  • DDR5 ، 51.2 جيجابايت / ثانية بتزويد 1.1 فولت

يتمثل التحدي الكبير في تحقيق أهداف التوقيت العدوانية هذه في التحكم في مشكلات انخفاض الأشعة تحت الحمراء الطفيلية التي تحدث أثناء تخطيط IC لمصفوفة DRAM ، والموضح أدناه هو مخطط انخفاض الأشعة تحت الحمراء حيث يمثل اللون الأحمر منطقة ذات أعلى انخفاض في الجهد ، والتي بدورها يبطئ أداء الذاكرة.

انخفاض مؤامرة الأشعة تحت الحمراء دقيقة
مؤامرة إسقاط الأشعة تحت الحمراء لمجموعة DRAM

يتم حفظ الطفيليات المستخرجة لـ IC في تنسيق ملف SPF ، وتؤدي إضافة هذه الطفيليات لـ PDN إلى قائمة شبكة SPICE إلى إبطاء محاكي الدائرة بمعامل 64X ، في حين أن عدد عناصر RC الطفيلية المضافة بواسطة PDN هو 3.7 مرة أكثر من مجرد الإشارة إلى الطفيليات.

في SK hynix ، توصلوا إلى نهج عملي لتقليل أوقات تشغيل المحاكاة عند استخدام PrimeSim ™ Pro محاكي الدوائر على قوائم شبكة SPF بما في ذلك PDN باستخدام ثلاث تقنيات:

  1. تقسيم netlist بين السلطة والإشارات الأخرى
  2. الحد من عناصر RC في PDN
  3. التحكم في تحمل حدث المحاكاة

يستخدم PrimeSim Pro التقسيم لتقسيم قائمة الشبكة بناءً على الاتصال ، وبشكل افتراضي ، يمكن أن تتحد PDN والإشارات الأخرى لتشكيل أقسام كبيرة جدًا ، مما يؤدي بدوره إلى إبطاء أوقات المحاكاة كثيرًا. إليك ما بدا عليه القسم الأكبر باستخدام إعدادات المحاكاة الافتراضية:

أكبر قسم قبل دقيقة
أكبر قسم ، إعدادات افتراضية

خيار في PrimeSim Pro (primesim_pwrblock) لتقليص حجم القسم الأكبر ، وفصل PDN عن الإشارات الأخرى.

أكبر قسم بعد دقيقة
أكبر قسم باستخدام الخيار: primesim_pwrblock

يحتوي PDN المستخرج بتنسيق SPF على عدد كبير جدًا من عناصر RC ، مما أدى إلى إبطاء أوقات تشغيل محاكاة الدائرة ، لذلك هناك خيار يسمى primesim_postl_rcred تم استخدامه لتقليل شبكة RC ، مع الحفاظ في نفس الوقت على الدقة. كان خيار تخفيض RC قادرًا على تقليل عدد عناصر RC بنسبة تصل إلى 73.9 ٪.

تستخدم محاكيات الدوائر مثل PrimSim Pro رياضيات المصفوفة لحل التيار والجهد في أقسام netlist ، لذلك يرتبط وقت التشغيل ارتباطًا مباشرًا بحجم المصفوفة وكم مرة يتطلب تغيير الجهد إعادة الحساب. خيار المحاكاة primesim_evtgrid_for_pdn تم استخدامه ، ويقلل من عدد المرات التي تحتاج فيها المصفوفة إلى الحل كلما كانت هناك تغييرات صغيرة في الجهد الكهربائي في PDN. يحتوي الرسم البياني أدناه الموضح باللون الأرجواني على علامة X في كل نقطة زمنية عندما كان حل المصفوفة في PDN مطلوبًا بشكل افتراضي ، ثم يظهر باللون الأبيض مثلثات في كل نقطة في الوقت الذي يتم فيه استخدام حل المصفوفة مع خيار المحاكاة. تحدث المثلثات البيضاء بشكل أقل بكثير من المثلثات الأرجوانية ، مما يتيح سرعات محاكاة أسرع.

التحكم في حدث الطاقة دقيقة
التحكم في حدث الطاقة ، باستخدام الخيار: primesim_evtgrid_for_pdn

تم استخدام خيار محاكاة FineSim Pro لتقليل أوقات التشغيل primesim_pdn_event_control= أ: ب ، وهي تعمل من خلال تطبيق مصدر طاقة مثالي لـ a: b ، مما يؤدي إلى عدد أقل من حسابات المصفوفة لـ PDN.

كانت تحسينات وقت تشغيل المحاكاة باستخدام جميع خيارات FineSim Pro مجتمعة تسريع 5.2X.

نبذة عامة

يستخدم المهندسون في SK hynix كلا من محاكيات الدوائر FineSim و PrimeSim للتحليل في تصميمات شرائح الذاكرة الخاصة بهم. أدى استخدام أربعة خيارات في PrimeSim Pro إلى توفير تحسينات كافية على السرعة للسماح بتحليل PDN كامل الرقاقة مع تضمين طفيليات SPF. أتوقع أن تستمر Synopsys في ابتكار وتحسين عائلة محاكاة الدائرة من أجل مواجهة التحديات المتزايدة لشرائح الذاكرة وأنماط تصميم IC الأخرى.

مدونات ذات الصلة

شارك هذا المنشور عبر:

الطابع الزمني:

اكثر من سيميويكي