منصة Edge HW-SW للتصميم المشترك تدمج مسرعات RISC-V و HW

تم نشر ورقة تقنية جديدة بعنوان "EigenEdge: تنفيذ البرامج في الوقت الفعلي عند الحافة باستخدام RISC-V ومسرعات الأجهزة" بواسطة باحثين في جامعة كولومبيا.

"نحن نقدم منهجًا للتصميم المشترك للأجهزة / البرامج يجمع بين تطبيقات البرامج المصممة مع Eigen ، وهي مكتبة قوية مفتوحة المصدر C ++ تستخلص أعباء عمل الجبر الخطي ، والتنفيذ في الوقت الفعلي على بنيات نظام على رقاقة (SoC) غير متجانسة. نحن نستخدم ESP ، وهو نظام أساسي مفتوح المصدر لتصميم SoC يسمح لنا بدمج معالج CVA6 RISC-V ومسرعات الأجهزة المخصصة "، حسب ما جاء في الورقة.

أعثر على ورقة فنية هنا. تم النشر في مايو 2023.

كوان لين تشيو ، غاي إيشلر ، بيروك سيوم ، ولوكا كارلوني. 2023. EigenEdge: تنفيذ البرامج في الوقت الفعلي على حافة الهاوية باستخدام RISC-V ومسرعات الأجهزة. في وقائع الأنظمة الفيزيائية السيبرانية وأسبوع إنترنت الأشياء 2023 (أسبوع CPS-IoT '23). جمعية ماكينات الحوسبة ، نيويورك ، نيويورك ، الولايات المتحدة الأمريكية ، 209-214. https://doi.org/10.1145/3576914.3587510

• محتوى مدعوم من تحسين محركات البحث وتوزيع العلاقات العامة. تضخيم اليوم.
• أفلاطونايستريم. ذكاء بيانات Web3. تضخيم المعرفة. الوصول هنا.
• سك المستقبل مع أدرين أشلي. الوصول هنا.
• شراء وبيع الأسهم في شركات ما قبل الاكتتاب مع PREIPO®. الوصول هنا.
• المصدر https://semiengineering.com/edge-hw-sw-co-design-platform-integrating-risc-v-and-hw-accelerators/